- 积分
- 1006
- 下载分
- 分
- 威望
- 点
- 原创币
- 点
- 下载
- 次
- 上传
- 次
- 注册时间
- 2010-8-29
- 精华
|
推荐
发表于 2014-10-17 20:09:10
|
只看该作者
来自: 辽宁丹东 来自 辽宁丹东
这个贴子乍看起来确实有点难理解,但楼主讲述的在情在理。根据我所理解程度谈谈自己的感受:正常时内存复位DRAMRST#应为高电平,当Q27G极有3.3V高电平时,那考虑的只有S极 的SM_DRAMRST#是高还是低了!正常时应为高电平,电压为多少不知,但起码应接近1V左右才能使Q27截止。SM_DRAMRST#是进CPU里面的,要使SM_DRAMRST#为高电平则必须是VDDPWRGOOD_R要有1V多。VDDPWRGOOD_R经过电阻分压并进CPU里面了,只有当SYS_PWROK正常时CPU才输出VDDPWRGOOD_R高电平,才会输出SM_DRAMRST#高电平,才会使Q27截止并输出DRAMRST#高电平。楼主提供的插图应是缺了一张。就是VDDPWRGOOD_R到CPU,CPU到M_DRAMRST#的。 |
|