V星MS_7302-0a-rs740主板时序分析（AMD双桥芯片组）

会员772375

V星MS_7302-0a-rs740主板时序分析（AMD双桥芯片组）文字版

待机部分：

1、5VSB 5V待机。

插上ATX电源 接入220V电源后，ATX电源第9脚输出VCC5_SB经R296和R308电阻分压后转换成5VSBIN，进入IO芯片的第94脚为IO提供待机供电。使IO相关模块开始工作。同时VCC5_SB经UP7706转换成3VDUAL  3VDUAL加到开关针PW+使之置高。

2、S5_3.3V 南桥待机供电。

VCC5_SB转换成3VDUAL后加到南桥A17 A24等脚位，为南桥提供待机供电。

3、RSMRST#待机电压好信号。

IO从85脚发出RSMTST_IO信号，经过排阻RN25经3VDUAL上拉后，转换成RSMRST#连到南桥的D3脚 RSMRST#。表示待机电压好。

触发部分：

4、PANSWH#

按下开关后，前置面板第6脚PWSW+ 输出高低高电平 经电阻R463转换成PSIN进入IO的第80脚PWSIN#GPIO26。

5、PWR_BTN#

IO收到PSIN后，从81脚PWSOUT#/GPIO27输出PWRBTIN#进入南桥的PWR_BTN#.请求上电。

6、SLP_S5#

南桥收到PWR_BTN#后，从G1脚SLP_S5#输出SLP_S5#分别加到Q2的B极和U7的第6脚，等待其他信号，控制内存供电。

7、SLP_S3#

南桥从F5脚发出SLP_S3# 加到IO的83脚 S3#GPIO30表示允许上电。

8、PSON#

IO从83脚PSON#/GPIO31输出ATX_PSON#持续低电平加到ATX电源接口第16脚拉低电源绿线。

供电部分：

9、ATX电源输出+3V +5V +12V各路供电。

10、内存供电。VCC_DDR内存负载供电VTT_DDR

5VDIMM：U7 第1脚和第2脚分别接5VSB和VCC5V S3# 和S5#收到SLP_S3#  SLP_S5#后从7、8脚输出高电平5VSBDRV1 和5VSRV1 使P沟道MOS管Q12截止，使N沟道MOS管Q16导通，VCC5V经过Q16转换成5VDIMM.

+12进入肖特基二极管D2第1脚。从第3脚输出经R5进入U1的第5脚VCC给U1供电。并通过U1内部给第1脚BOOT供电。

Q2 Q4 两个三极管的B极分别收到   SLP_S5#和 ATX_PWROK（电源供电好）信号后分别导通，将VCC5_SB拉低到地，使Q7截止，1_8VREF加到U1的第7脚Vref. U1开始工作，从第2脚和第4脚LG UG 输出高电平控制MOS管Q13 Q21交替导通 将5VDIMM转换而来的5VDIMM_IN降压通过电容EC10 EC21和电感CHOKE3滤波后输出VCC_DDR 内存供电，并经过R3返回U1的FB脚反馈，调整VCC_DDR的输出。

3VDUAL加到U8的5.6.7.8脚，VCC_DDR接U8的第一脚，VCC_DDR经过电阻R111 R110分压后产生0.9V电压进入U8的第3脚VREF1.U8第9脚接地，从第4脚VOUT输出VTT_DDR内存负载供电。

11、VDDA_25

VCC5经电容C45滤波后进入U6的第3脚VIN。经U6调整后，从第2脚输出VDDA_25

12、VCORE CPU核心供电。

VCC5经过D3转换为PWM_VCC5进入U4的第7脚为芯片供电，+12VIN 给U4的PVCC1 PVCC2 PVCC3提供12供电。芯片内部为BOOT1 BOOT2 BOOT3 提供供电。同时从VID0 VID1 VID2 VID3 VID4接收高低组合信号。

ENLL （电源芯片EN脚）

VCC_DDR 经过电阻R84加到三极管Q17的B极，VDDA_25经过电阻R83加到三极管Q15的B极使两个三极管导通，降加在MOS管Q20G极的VCC5_SB拉低，使Q20截止，使加在Q20 D极的VCC5_SB置高，转换成VCORE_EN加到Q19的G极使Q19导通拉低由VCC5_SB经R20转换而来VCORE_EN#, VCORE_EN#经过电阻R21转换成VCORE_EN#R低电平，Q1截止，+12VIN经R7转换成VRM_EN（高电平） VRM_EN连到U4 37 脚ENLL

U4在上述工作条件正常后，开始工作，从31.34.27.23.20.17脚位分别输出U_G1 L_G1  U_G2  L_G2  U_G3  L_G3 驱动Q22、Q14 Q18、 Q26 、Q23、 Q25、Q31、Q27、Q29。交替导通降+12VIN降压并通过电容 电感滤波，输出VCCP CPU核心供电，VCCP经过电阻R36后转换成COREFB+连接U4的VSEN脚 反馈。供电正常后从PGOOD脚输出VRM_GD.

13、VDD_SB、 VCC_SB南桥供电

3VDUAL经电容C401滤波后进入U21的第3脚VIN 经U21降压后从第2脚VOUT输出1.2V VDD_SB南桥供电。

VRM_GD经R62进入Q10的第5脚，VCC5_SB进入Q10第2脚和第3脚，Q10第1 脚 和第4脚接地，第6脚接经VCC3通过R61上拉转换而来的VCORE_VLD。由于2脚和5脚为高电平，1、6截止 3.4导通VCORE_VLD为高电平。VCORE_VLD经电阻R327加到Q48的B极 Q48导通，VCC5_SB被拉低加到Q49的G极Q49截止，VCC5经过电阻R326转换而来的EN_HT为高电平。EN_HT加到U23的第8脚EN，U23在收到第1脚5VSB供电，后开始工作从7.6.5脚输出1_8VREF 1.25VREF_NB 1_2VREF.

1.25VREF_NB经R313转换成1.25VREF接到U20运放第3脚 8脚接12V供电，3脚电压2脚电压，1脚输出高电平 控制Q43导通，将VCC_DDR降压输出VCC_SB 南桥供电。并通过R301接运放2脚反馈调整输出。

14、NB-V1-1北桥供电。

+12V经R154加到U12第5脚VCC给U12供电，芯片U12内部给BOOT脚供电。

1.2VREF经R160加到U12第7脚Vref U12开始工作，从2脚和4脚输出UG 和LG 控制Q32 Q33交替导通，将VCC5V降压通过EC26.EC30以及电感CHOKE7滤波后输出VCC1_1北桥供电。并通过R153进入U12第6脚FB反馈，调整输出。

15、VCC1_1经R237连到Q37的B极，使Q37导通，D级的VCC5_SB被拉低，Q38的G极为低电平，Q38截止，3VDUAL经过R227转换成SYS_PWRGD，SYS_PWRGD进入U17的1.3脚，从4脚输出SB-PWRGD 连到南桥的H1脚，从第6脚输出NB_PWRGD_IN进入北桥的A10脚，表示桥供电好。南桥在收到SB_PWRGD后从F22脚输出LDT_PWRGD连到CPU插座C9脚表示系统供电正常。

时钟部分

16、时钟芯片在收到供电 电源好 晶振信号后开始工作输出各路时钟信号。

复位部分

17、A_RST#

南桥从N2脚发出A_RST#平台复位信号，到IO的29脚复位IO,到PCI-E *16 的A11脚复位PCIE设备。

18、PCIRST#

南桥从N1脚发出PCIRST#信号，到PCI插槽A15脚复位PCI设备

19、LDT_RST#

南桥从G24脚发出LDT_RST#经R247转换成SYSREST#连到北桥的D8脚，复位北桥

另一路LDT_RST#连到CPU插槽C7脚复位CPU.

20.CPU在供电，时钟，PG，复位正常后开始工作。

会员829848

能不能说说跑码的流程呢

会员981978

跑码的流程只有设计者知道了，就要解读bios了