这个时钟芯片看不懂

会员1022501

[/我圈起来了，饼哥不是说时钟开启地条件是vcc   vttpwrgod/pd#    晶振      ，查了23脚没电，过了一个电阻直接进南桥了，接下来我该怎么查，桥供电是一会有艺会没有，但是总线供电却有1.7v，intei时序是桥，总线，cpu，怎么会先有桥呢，桥供电地条件开启信号我为低，连到io了，

会员126479

这个是工作状态控制信号，通知时钟芯片进入S3状态。

会员933547

有些东西不要太纠结。 只要这个有就对了。

会员1022501

shqqqqqqqq 发表于 2015-8-4 15:55
有些东西不要太纠结。 只要这个有就对了。

就是不知道这个是干啥用地啊

会员507951

23脚是开启，应该来自U电源好吧，

会员148578

slp_4作为内存开启信号,个人是这样猜想的时钟芯片可以拉低这条信号,我看过时钟芯片坏不出内存供电的

会员1022501

宸晖电脑维修 发表于 2015-8-4 15:58
23脚是开启，应该来自U电源好吧，

我查了过一个电阻进，南桥了，我测了，23脚和连接地电阻都是零伏

会员1022501

马剑平 发表于 2015-8-4 16:06
slp_4作为内存开启信号,个人是这样猜想的时钟芯片可以拉低这条信号,我看过时钟芯片坏不出内存供电的

哦
这条线上应该就是vcc主攻电了

会员148578

一梦芯痛 发表于 2015-8-4 16:19
哦
这条线上应该就是vcc主攻电了

vcc经过电阻是上拉

会员1019075

这应该是在slp_4状态时，时钟芯片的工作模式控制吧。

会员1022501

修修就健康 发表于 2015-8-4 16:41
这应该是在slp_4状态时，时钟芯片的工作模式控制吧。

如果是这样地话，时钟就没主供电了

会员1019075

一梦芯痛 发表于 2015-8-4 16:45
如果是这样地话，时钟就没主供电了

16脚肯定不是时钟芯片的主供电脚啊！理由是3V供电经4.7K电阻到芯片，你见过供电回路中用这么大的限流电阻吗？

会员883135

在这里肯定不是做开启啦 呵呵

会员1029108

会员1022501

海韵之恋 发表于 2015-8-4 17:29
这个是工作状态控制信号，通知时钟芯片进入S3状态。

哦，时钟芯片地供电是不是分开地，比如时钟芯片里cpu这块供电了，就发出CPU时钟，pci供电了就发出pci时钟，不知道这样理解对不对

会员1022501

yangliyangli 发表于 2015-8-4 17:16

什么意思这位小哥，

会员1022501

lma123 发表于 2015-8-4 17:06
在这里肯定不是做开启啦 呵呵

我知道，开启是vttpwrgd/pd#，对吧，我查了这个信号经过一个电阻直接连到南桥了

会员700986

一梦芯痛 发表于 2015-8-4 16:18
我查了过一个电阻进，南桥了，我测了，23脚和连接地电阻都是零伏

老大，时钟是CPU供电稳定正常好可以由CPU管理芯片直接发出，也可以由CPU管理芯片将PG信号发给桥，再由桥去开启时钟

会员1003967

看不懂、/啊。这是什么

会员952691

楼主还是先理理思路吧，第一张图可以看出SLP_S4#进时钟芯片，而这个信号是桥待机电压部分正常并触发后才会发出的，而你说桥供电时有时无，那你重点先放在供电上吧！