HM65平台的一个新特性，大家维修时请注意！

会员529705

xueflyer 发表于 2013-3-22 19:10

                               
登录/注册后看高清大图

自己修的板来看，6系列及以后平台的主板都是这样的特性。
如果能有图纸，查一下VCORE电源芯片的VID是否为 ...

= = 关键我这个板子找不到图纸。。。

会员11

Arrandale 发表于 2013-3-23 12:43

                               
登录/注册后看高清大图

= = 关键我这个板子找不到图纸。。。

不用看板子的图纸，直接查PWM芯片的图纸就行了，如果有I2C就是了。

会员529705

心在飞翔 发表于 2013-3-23 12:46

                               
登录/注册后看高清大图

不用看板子的图纸，直接查PWM芯片的图纸就行了，如果有I2C就是了。

走的是I2C总线交换数据？  据说sandy bridge内部集成了电压微控制器    怪不得

会员11

Arrandale 发表于 2013-3-23 12:47

                               
登录/注册后看高清大图

走的是I2C总线交换数据？  据说sandy bridge内部集成了电压微控制器    怪不得

SVID,,,,就是串行总线。

会员326183

月饼 发表于 2013-3-23 09:17

                               
登录/注册后看高清大图

再问楼主，SVID是CPU发给VRM芯片的。那么，CPU是通过什么线路把型号信息发给BIOS呢？此时DMI还没工作！。。 ...

BIOS去掉后开机，用示波器测量不到CPU的电压，也看不到瞬间的跳变。但会表现出一种明显的现象：比如KL9主板，上电电流达到0.2—0.3A后掉电，其后会自动上电又掉电，反复循环。

饼哥提到的问题我以前没有找到答案，但是不是可以这样来推想一下：
先说几个前提，首先，此时CPU还没有得到主供电和复位，PCH芯片也没有复位，DMI总线应该没有工作。
其次，PCH芯片与CPU之间除了DMI总线可以交换信息外，还有H_SNB_IVB#（DF_TVS），PM_THRMTRIP#，PM_SYNC，H_PWRGOOD，PM_DRAM_PWRGD（PM_DRAM_PWRGD_R），PLTRST#（CPU_PLTRST#），CLK_CPU_BCLKP，CLK_CPU_BCLKN，CLK_DPLL_SSCLKP，CLK_DPLL_SSCLKN，XDP_DBRST#这11个信号相互联系。
其中H_PWRGOOD，PM_DRAM_PWRGD（PM_DRAM_PWRGD_R），PLTRST#（CPU_PLTRST#），这3个信号要在PCH芯片复位之后才产生或起作用，因此排除考虑。
再其次，PM_THRMTRIP#，PM_SYNC，XDP_DBRST#这3个信号在以前的HM55平台上都已经有了，是过去的延续。因此也应该能够排除。
而H_SNB_IVB#（DF_TVS）信号是HM65以后平台（IVY系的CPU）才新添的信号，但查看其说明：DMI/FDI Termination voltage（DMI/FDI终止电压，简写为DF_TVS），0 = Set to Vss，1 = Set to Vcc (weak pull-down 20K)。因此也可排除。

除去以上7个信号，剩下的就是4个PCH芯片发给CPU的时钟信号了。（CLK_CPU_BCLKP，CLK_CPU_BCLKN，CLK_DPLL_SSCLKP，CLK_DPLL_SSCLKN  ）
其实这4个时钟信号在以往的平台中，都要在CPU供电已经产生，CPU电源芯片给时钟芯片发出开启信号，14.318M时钟产生，接下来还得PCH（或南桥）复位后才会发给CPU。
但我将这4个时钟信号留下来，是因为从HM65及以后的平台开始，主板已经取消了独立的时钟芯片，改由PCH内置的主时钟模块外接25M晶振为全板提供工作时钟。
经过试验发现，给PCH芯片提供工作动力的几组电压中，缺少+1.05V和+1.5V电压会导致25M晶振上测不到波形，因此猜测它们是PCH芯片内置主时钟模块的工作电压和外部充分条件。在CPU电压产生以前，这2个电压已经产生。因此，时钟是在CPU电压之前产生。实测裸板上电也是如此。
那么，还有个问题就是：25M的晶振在CPU电压产生之前已经起振，PCH芯片是已经得到了时钟，但是否也已经由PCH发出给CPU了呢？
我没有实际测量过，因为以前没有想到过这点。但是如果由CPU这边反过来推论：CPU与VRM芯片既然是通过CPU_SVID总线通信，那么这对DATA和CLK总线要能传输信息，一定是需要CLK的，但CPU芯片自身不带时钟，那么这种需求必须外援，也就只能由PCH芯片来提供了。  
呵呵，这样来解释也许能说的通了。而且与维修经验是相符的：在维修中确实遇见过几例25M晶振停振引起的不产生CPU主供电的案例，更换晶振后故障消失。当时没有细想其中的关联，现在想想也许就是这个原因吧。

最后还有个地方要解释一下：PCH芯片的BIOS与CLK_CPU_BCLKP，CLK_CPU_BCLKN，CLK_DPLL_SSCLKP，CLK_DPLL_SSCLKN这4个时钟信号有什么关系？不装BIOS芯片怎么会影响到CPU时钟呢？
这个只能联系维修中看到的现象来解释了：以前有修到过一例25M晶振不起振引起CPU主电压不出的主板。换了晶振、PCH芯片及周边相关元器件都没解决，最后是更换BIOS后，25M晶振上波形才出现，故障才解决。当时也是没有细想，以为是个例，当然也没去验证。现在看来，BIOS不装，有可能25M晶振波形无法产生，或者能产生但PCH不会发出CLK_CPU_BCLKP，CLK_CPU_BCLKN，CLK_DPLL_SSCLKP，CLK_DPLL_SSCLKN这几个时钟信号。（但心中仍然觉得先有25M时钟，PCH芯片才能读取BIOS。先读BIOS，再初始化内置时钟模块，继而产生25M时钟似乎似乎有点说不通啊。呵呵）
以上是猜想，希望大家谁手边有这样的主板，能做几个试验验证一下就好了！

也许大家还有疑问：CPU主供电还没产生，即使PCH将时钟已经发过来了，CPU也没法工作呀？            
这就只能猜测CPU内部SVID模块不是由VCORE电压供电，而可能是+1.05V、+1.8V或+0.85V来提供能量。而且是得到供电和时钟后就处于工作状态，等待着VRM芯片来读取电压设置信息。


最后将推论总结一下：
猜想一：
VID信号是以软体方式存储于CPU内SVID模块的ROM中。
PCH芯片在得到+3VS5、+3V、+1.05V、+1.8V、+1.5V和+0.85V供电，BIOS芯片在得到+3V供电后，PCH芯片已经开始读取BIOS内的程序并部分执行。其中PCH的主时钟模块被初始化开始工作，25M晶振起振。同时PCH芯片将时钟发给CPU及其他功能芯片。
SVID模块在得到+1.05V（或+1.8V或+0.85V）供电以及PCH芯片发出的CLK_CPU_BCLKP，CLK_CPU_BCLKN，CLK_DPLL_SSCLKP，CLK_DPLL_SSCLKN时钟后就处于工作状态。作为SMB的主设备，CPU的SVID模块应该立即通过DATA和CLK总线向VRM芯片发出呼叫，等待着VRM芯片来读取电压设置信息。当VRM芯片得到供电（+VIN和+5V）后，以及VRON开启信号后，VRM芯片对CPU内SVID模块的呼叫做出应答，并读出电压设置信息。之后CPU主供电产生，VRM芯片发出PG信号给PCH芯片做复位，之后上电时序继续。

猜想二：
VID信号是以软体方式存储于CPU内SVID模块的ROM中。
PCH芯片在得到+3VS5、+3V、+1.05V、+1.8V、+1.5V和+0.85V供电后，PCH内主时钟模块被初始化开始工作，25M晶振起振。PCH芯片在得到基本时钟，同时BIOS芯片也有+3V供电后，PCH芯片与BIOS芯片开始通信，读取BIOS内的部分程序并执行。PCH内主时钟模块完全初始化，分出各种频率的时钟发给CPU及其他功能芯片。
SVID模块在得到+1.05V（或+1.8V或+0.85V）供电以及PCH芯片发出的CLK_CPU_BCLKP，CLK_CPU_BCLKN，CLK_DPLL_SSCLKP，CLK_DPLL_SSCLKN时钟后就处于工作状态。作为SMB的主设备，CPU的SVID模块应该立即通过DATA和CLK总线向VRM芯片发出呼叫，等待着VRM芯片来读取电压设置信息。当VRM芯片得到供电（+VIN和+5V）后，以及VRON开启信号后，VRM芯片对CPU内SVID模块的呼叫做出应答，并读出电压设置信息。之后CPU主供电产生，VRM芯片发出PG信号给PCH芯片做复位，之后上电时序继续。

会员326183

心在飞翔 发表于 2013-3-23 12:38

                               
登录/注册后看高清大图

现在就是怀疑BIOS会中断HM65的时序，也就是会在SVID发出前某个环节中断，导致BIOS不上件，或BIOS资料错而 ...

前面饼哥提到的BIOS的作用的问题，促使我好好想了一下，觉得BIOS并没有参与CPU供电电压值的定义。
只是BIOS影响到了PCH芯片有没有将时钟信号发给CPU，没有CLK的CPU无法将其内部的电压值信息通过SVID总线传递到VRM芯片。
有两种猜测，我发到下面，还请帮忙指点一下，呵呵！

会员326183

BIOS去掉后开机，用示波器测量不到CPU的电压，也看不到瞬间的跳变。但会表现出一种明显的现象：比如KL9主板，上电电流达到0.2—0.3A后掉电，其后会自动上电又掉电，反复循环。

饼哥提到的问题我以前没有找到答案，但是不是可以这样来推想一下：
先说几个前提，首先，此时CPU还没有得到主供电和复位，PCH芯片也没有复位，DMI总线应该没有工作。
其次，PCH芯片与CPU之间除了DMI总线可以交换信息外，还有H_SNB_IVB#（DF_TVS），PM_THRMTRIP#，PM_SYNC，H_PWRGOOD，PM_DRAM_PWRGD（PM_DRAM_PWRGD_R），PLTRST#（CPU_PLTRST#），CLK_CPU_BCLKP，CLK_CPU_BCLKN，CLK_DPLL_SSCLKP，CLK_DPLL_SSCLKN，XDP_DBRST#这11个信号相互联系。
其中H_PWRGOOD，PM_DRAM_PWRGD（PM_DRAM_PWRGD_R），PLTRST#（CPU_PLTRST#），这3个信号要在PCH芯片复位之后才产生或起作用，因此排除考虑。
再其次，PM_THRMTRIP#，PM_SYNC，XDP_DBRST#这3个信号在以前的HM55平台上都已经有了，是过去的延续。因此也应该能够排除。
而H_SNB_IVB#（DF_TVS）信号是HM65以后平台（IVY系的CPU）才新添的信号，但查看其说明：DMI/FDI Termination voltage（DMI/FDI终止电压，简写为DF_TVS），0 = Set to Vss，1 = Set to Vcc (weak pull-down 20K)。因此也可排除。

除去以上7个信号，剩下的就是4个PCH芯片发给CPU的时钟信号了。（CLK_CPU_BCLKP，CLK_CPU_BCLKN，CLK_DPLL_SSCLKP，CLK_DPLL_SSCLKN  ）
其实这4个时钟信号在以往的平台中，都要在CPU供电已经产生，CPU电源芯片给时钟芯片发出开启信号，14.318M时钟产生，接下来还得PCH（或南桥）复位后才会发给CPU。
但我将这4个时钟信号留下来，是因为从HM65及以后的平台开始，主板已经取消了独立的时钟芯片，改由PCH内置的主时钟模块外接25M晶振为全板提供工作时钟。
经过试验发现，给PCH芯片提供工作动力的几组电压中，缺少+1.05V和+1.5V电压会导致25M晶振上测不到波形，因此猜测它们是PCH芯片内置主时钟模块的工作电压和外部充分条件。在CPU电压产生以前，这2个电压已经产生。因此，时钟是在CPU电压之前产生。实测裸板上电也是如此。
那么，还有个问题就是：25M的晶振在CPU电压产生之前已经起振，PCH芯片是已经得到了时钟，但是否也已经由PCH发出给CPU了呢？
我没有实际测量过，因为以前没有想到过这点。但是如果由CPU这边反过来推论：CPU与VRM芯片既然是通过CPU_SVID总线通信，那么这对DATA和CLK总线要能传输信息，一定是需要CLK的，但CPU芯片自身不带时钟，那么这种需求必须外援，也就只能由PCH芯片来提供了。  
呵呵，这样来解释也许能说的通了。而且与维修经验是相符的：在维修中确实遇见过几例25M晶振停振引起的不产生CPU主供电的案例，更换晶振后故障消失。当时没有细想其中的关联，现在想想也许就是这个原因吧。

最后还有个地方要解释一下：PCH芯片的BIOS与CLK_CPU_BCLKP，CLK_CPU_BCLKN，CLK_DPLL_SSCLKP，CLK_DPLL_SSCLKN这4个时钟信号有什么关系？不装BIOS芯片怎么会影响到CPU时钟呢？
这个只能联系维修中看到的现象来解释了：以前有修到过一例25M晶振不起振引起CPU主电压不出的主板。换了晶振、PCH芯片及周边相关元器件都没解决，最后是更换BIOS后，25M晶振上波形才出现，故障才解决。当时也是没有细想，以为是个例，当然也没去验证。现在看来，BIOS不装，有可能25M晶振波形无法产生，或者能产生但PCH不会发出CLK_CPU_BCLKP，CLK_CPU_BCLKN，CLK_DPLL_SSCLKP，CLK_DPLL_SSCLKN这几个时钟信号。（但心中仍然觉得先有25M时钟，PCH芯片才能读取BIOS。先读BIOS，再初始化内置时钟模块，继而产生25M时钟似乎似乎有点说不通啊。呵呵）
以上是猜想，希望大家谁手边有这样的主板，能做几个试验验证一下就好了！




也许大家还有疑问：CPU主供电还没产生，即使PCH将时钟已经发过来了，CPU也没法工作呀？            
这就只能猜测CPU内部SVID模块不是由VCORE电压供电，而可能是+1.05V、+1.8V或+0.85V来提供能量。而且是得到供电和时钟后就处于工作状态，等待着VRM芯片来读取电压设置信息。


最后将推论总结一下：
猜想一：
VID信号是以软体方式存储于CPU内SVID模块的ROM中。
PCH芯片在得到+3VS5、+3V、+1.05V、+1.8V、+1.5V和+0.85V供电，BIOS芯片在得到+3V供电后，PCH芯片已经开始读取BIOS内的程序并部分执行。其中PCH的主时钟模块被初始化开始工作，25M晶振起振。同时PCH芯片将时钟发给CPU及其他功能芯片。
SVID模块在得到+1.05V（或+1.8V或+0.85V）供电以及PCH芯片发出的CLK_CPU_BCLKP，CLK_CPU_BCLKN，CLK_DPLL_SSCLKP，CLK_DPLL_SSCLKN时钟后就处于工作状态。作为SMB的主设备，CPU的SVID模块应该立即通过DATA和CLK总线向VRM芯片发出呼叫，等待着VRM芯片来读取电压设置信息。当VRM芯片得到供电（+VIN和+5V）后，以及VRON开启信号后，VRM芯片对CPU内SVID模块的呼叫做出应答，并读出电压设置信息。之后CPU主供电产生，VRM芯片发出PG信号给PCH芯片做复位，之后上电时序继续。

猜想二：
VID信号是以软体方式存储于CPU内SVID模块的ROM中。
PCH芯片在得到+3VS5、+3V、+1.05V、+1.8V、+1.5V和+0.85V供电后，PCH内主时钟模块被初始化开始工作，25M晶振起振。PCH芯片在得到基本时钟，同时BIOS芯片也有+3V供电后，PCH芯片与BIOS芯片开始通信，读取BIOS内的部分程序并执行。PCH内主时钟模块完全初始化，分出各种频率的时钟发给CPU及其他功能芯片。
SVID模块在得到+1.05V（或+1.8V或+0.85V）供电以及PCH芯片发出的CLK_CPU_BCLKP，CLK_CPU_BCLKN，CLK_DPLL_SSCLKP，CLK_DPLL_SSCLKN时钟后就处于工作状态。作为SMB的主设备，CPU的SVID模块应该立即通过DATA和CLK总线向VRM芯片发出呼叫，等待着VRM芯片来读取电压设置信息。当VRM芯片得到供电（+VIN和+5V）后，以及VRON开启信号后，VRM芯片对CPU内SVID模块的呼叫做出应答，并读出电压设置信息。之后CPU主供电产生，VRM芯片发出PG信号给PCH芯片做复位，之后上电时序继续。


以上总的来说还是猜想，是不是如此，或者完全不是这样，还是希望大家都来帮验证看看。



最后，附一个相关故障点与故障现象的小结：
（前提：主板上电时序中HWPG以前该有的电压都已产生，并且幅值正常；VRON已产生。VRM芯片及高低MOS管都无异常。）

故障点                            故障现象
（PCH）BIOS不良                 CPU电压未产生。上电电流达到0.2—0.3A后掉电，其后会自动上电又掉电，反复循环。
PCH不良                          CPU电压未产生。上电电流达到0.2—0.3A后掉电，其后会自动上电又掉电，反复循环。
（PCH）25M晶振无波形            CPU电压未产生。上电电流达到0.2—0.3A后掉电，其后会自动上电又掉电，反复循环。
PM_THRMTRIP#信号断线           CPU电压未产生。上电电流达到0.2—0.3A后掉电，
或中间的390欧姆电阻撞件          不会重启。

会员326183

月饼 发表于 2013-3-23 11:41

                               
登录/注册后看高清大图

哈。你是广达工程师呀！
我觉得是，PCH收到PWROK后，发出PROCPWRGD给CPU，CPU再发出SVID给VRM芯片。产生 ...

在实际的主板电路图中，找到PWROK对应的信号是由EC_PWROK和SYS_PWROK相与后提供的，因此还是要等VRM芯片发出PG信号后才会上拉为+3V。  以后再找找其他机型的电路图看看有没有不是这样的。
PROCPWRGD在PCH芯片上对应的是H_PWRGOOD，这个信号在时序上好像更加靠后。
等上班了再去测一下。

会员326183

月饼 发表于 2013-3-23 11:42

                               
登录/注册后看高清大图

想再请楼主做个实验，去掉BIOS后，测下PCH的PWROK和PROCPWRGD是否正常，

等上班了再去测量一下，呵呵！

会员34709

xueflyer 发表于 2013-3-23 16:09

                               
登录/注册后看高清大图

BIOS去掉后开机，用示波器测量不到CPU的电压，也看不到瞬间的跳变。但会表现出一种明显的现象：比如KL9主板 ...

CPU是收到PROCPWRGD后才发出SVID，可以参见下面的INTEL标准时序图
至于,BIOS是影响PROCPWRGD还是影响PCH时钟，待测

登录/注册后看高清大图

会员34709

xueflyer 发表于 2013-3-23 16:45

                               
登录/注册后看高清大图

在实际的主板电路图中，找到PWROK对应的信号是由EC_PWROK和SYS_PWROK相与后提供的，因此还是要等VRM芯片发 ...

你找的是5系列图吧！
KL9中R511未装，也就是说EC发出PWROK给桥，最后，桥才收到SYS_PWROK，再复位，标准时序是这么表述的！

登录/注册后看高清大图

另KL9中配的时序图，感觉有误.不会也是你画的吧。呵呵

登录/注册后看高清大图

会员326183

月饼 发表于 2013-3-23 17:01

                               
登录/注册后看高清大图

你找的是5系列图吧！
KL9中R511未装，也就是说EC发出PWROK给桥，最后，桥才收到SYS_PWROK，再复位，标准 ...

呵呵，饼哥说笑了，我只是个修板的，哪有机会去画电路图啊！

会员326183

月饼 发表于 2013-3-23 17:01

                               
登录/注册后看高清大图

你找的是5系列图吧！
KL9中R511未装，也就是说EC发出PWROK给桥，最后，桥才收到SYS_PWROK，再复位，标准 ...

这两个信号看来确实需要好好量量了。

会员663520

PROCPWRGD产生前，有没有测bios的波形。
鬼知道PCH和bios在CPU工作以前都干了些什么。

会员663520

我想问一下，在并行vid的，为什么没上CPU，电源芯片会输出1.5v的电压。根据imvp是这样的，但是CPU那端是浮空的，是因为电源芯片内部有电源？还有马马虎虎看了intel的vrm说明，貌似没上CPU，供电芯片应立即停止输出电压。此外还有不知道是主板上的CPU还是笔记本上的CPU，有个貌似vidvtt的CPU的vid模块的供电。
貌似不管是并行VID，还是SVID。供电芯片得到开启信号之后，输出都是ss到vboot，在vboot停留一点时间，然后再转去VID电压。这一点时间，以及CPU的VID发出时间是不是有关系。

会员200010

我碰到一台索尼的，PCH芯片坏导至没事CPU供电的，供电芯片95835

会员146022

上个星期碰到一台， G470   1.5V  内存供电电压有杂波， 导致 CPU 电压出不来，1.5V  那里进水了， 我觉得 可能是 1.5V 电压不正常引起 CPU  SVID 部分不正常 所以 CPU 电压 出不来，

会员354189

月饼 发表于 2013-3-23 16:59

                               
登录/注册后看高清大图

CPU是收到PROCPWRGD后才发出SVID，可以参见下面的INTEL标准时序图
至于,BIOS是影响PROCPWRGD还是影响PCH ...

饼哥哥，这个时序图怎么看啊。求回复，，，，，，，，，，，，，，，，

会员689981

从来都没有测过CPU_SVID信号，这个信号正常电压多少V啊

会员326183

百亿超市 发表于 2013-3-24 15:10

                               
登录/注册后看高清大图

PROCPWRGD产生前，有没有测bios的波形。
鬼知道PCH和bios在CPU工作以前都干了些什么。

从今天刚做的试验来看，PCH芯片只有在读取到BIOS内的程序并执行后，PROCPWRGD才会发出。
实测裸板上电时BIOS片选脚已经有波形跳变。

PCH和BIOS在CPU工作前干了什么，确实难以猜测，呵呵！
但是有一点可以确认的是：BIOS影响了PROCPWRGD的发出，而PROCPWRGD不发出，CPU内SVID模块就无法给VRM芯片发出信息，CPU电压就无法产生。