[内存条基础知识之一] 内存条的构造

会员5740

仅以DDR1代为例。
内存条又称内存模组。意即指它是一组元器件构成的功能性模块。
关于面（BANK）的浅解
一只184线的内存条，它可以装载一个面（1BANK）或是两个面的模组。这里的面是指逻辑结构而非物理结构，因为在物理表面，两个BANK可能分布在同一物理面上，而一个BANK也可能分布在两个物理面上。举例：1，当存储器IC芯片也就是俗称的颗粒，为16bit位宽时，四个颗粒就构成一个BANK，那么一个物理面上有八颗这种颗粒时，它就含有两个BANK，多层印刷电路板-PCB，在这个条子的背面就不再焊接颗粒，因为一个内存插槽只能识别两个BANK，这是它的电气规范。2，做为两个物理面互为补位的4bit颗粒，两个物理面的颗粒合在一起，也只能构成一个BANK。
1个BANK的数据位宽的总和最少为64bit。最多为72bit，其中的64 bit做为存储数据，其余的8 bit用来存放ECC校验值。做为普通工作站级别的内存条，一般不包含ECC校验，只需要64bit 数据位宽足够。
这里有一个最简单的原理：64 bit构成一个BANK，内存条即可工作。不论构成这个BANK的颗粒数量是多少，单颗粒数据位宽是多少。
在PCB上对BANK总数的识别：1，不拆颗粒。一般情况下，两个物理面都有颗粒位的焊点排列，且是排阻在同一个物理面上，使用8bit颗粒，每面8个颗粒位，那么这种PCB允许一个物理面装载一个BANK。如果PCB只有一个物理面上有焊点，且使用的是16bit颗粒，8个颗粒位，那么它允许同一物理面装载二个BANK。若两个物理面都有颗粒位的焊点排列，且是排阻分别焊在两个物理面上，使用4bit颗粒，每面8个颗粒位，那么这种PCB两个物理面只能装载一个BANK。不同的BANK，是由两组CKE和CS信号线进行选择的，在金手指上有排列。2，拆下颗粒。如果每个颗粒位上有4个DQ引脚引向排阻，那么它是4位颗粒，两个物理面一个BANK。颗粒上有8个DQ引脚引向排阻，那么它是每个物理面一个BANK。颗粒上有16个DQ 引脚引向排阻，且8个颗粒位，则每 个物理面含二个BANK。
使用THAIPHOON或是SPDTOOL这类SPD工具软件，更能一目了然地看到BANK数。
了解BANK的意义：单面双BANK可以减片降容，双面双BANK可以合并增容。

[ 本帖最后由 贝贝 于 2008-8-4 20:15 编辑 ]

会员5740

颗粒的位宽
有4bit,8bit,16bit之分，区别在于DQ引脚的数量，见图：
意义：相同数据位宽，不同容量的颗粒可以进行补位或代换，原则是以高就低。

[ 本帖最后由 贝贝 于 2008-8-2 00:18 编辑 ]

会员5740

颗粒的地址深度
每一个bit数据的存放，在内存中都是有固定地址单元的，其中的内容不允许出差错，数据才能精准无误 。颗粒有自己的地址深度，用来标称自己对地址的选择能力。颗粒的地址线受到元器件制造的约束，必须以行和列的选址乘积的方式表达具体的地址。并且行和列是利用时序的差别共用地址线的。浅显地比方：一组地址线上，在第一时间片，用来表示行数，例如选第5行，第二时间片用来表示列数，例如选第7列，那么具体的地址就是35。实的情况是：地址线是一组二进制数据，在颗粒中共有13条地址线。也即是：行数和列数都不允许超过二进制的13位数。在上图中A0至A12引脚即是地址线。它们在1个BANK中的所有颗粒上都是并联的。
以8bit数据位宽颗粒为例，单颗容量为256Mbits或是32Mbytes，它的地址深度行列乘积为：13×10
了解地址深度的意义：相同地址深度不同数据位宽的颗粒可进行补位或代换。原则是以高就低。

[ 本帖最后由 贝贝 于 2008-8-6 07:34 编辑 ]

会员5740

颗粒的容量及识别
既有不同厂商的标识方法的不同，也有打磨造假的贻害。
举例：HY的，5DUXX系列，5DU后面的两位数是表示容量，其后第3位或3，4位表示数据宽度。
28是总容量128Mbits或16Mbytes，56是32Mbytes，12是64Mbytes。
HY的颗粒，相同容量情况下，数据位宽加一倍，地址深度减一倍。
三星颗粒标示需要查找说明
其它厂商的颗粒标示容量很直观：3208或是32M×8都表示总容量为32Mbytes，而3216，意思是32M乘16bit，则表示总容量为32M×（16bit÷8bit）=64Mbytrs；并不像HY那样使用5DU1216XX那样标称，64M含16bit，HY的做法容易对颗粒地址深度产生误解。

一些造假的JS，将6404打磨成3208以其增加卖点，其实完全没必要，真正的4bit芯片补位后兼容性完全正常，即使用8bit坏位颗粒做4bit补位，也用仪器重新对颗粒内分区，以期对VIA北桥的兼容性。这种JS文化，只能误导维修人员错误地判断颗粒的地址深度，维修无以下手。使其显得更烂。是聪明还是傻蛋？总不能生产了一批劣质内存之后就改行烤地瓜去吧？

会员5740

SPD
INTER北桥似乎对SPD内容的读得一丝不苟，什么厂商啦，延迟速率啦，寻址方式啦等等，就是对颗粒内的分区方式不怎么计较。用什么颗粒补位它都认。
VIA则不然，似乎对SPD爱打不理。反正有那么一个东东在那儿就行。它专跟颗粒过不去，补位后颗粒分区方式不对的，坏位的，统统不认，甚至它会将整组的BANK给 屏蔽掉。它有一点好处：因为不理会SPD，颗粒和SPD地址深度乱了套它也不管你。
内存条上，从供电单元到数据线，SPD都是独立的。这对编程SPD大开方便之门。

会员5740

金手指脚位图

会员7921

正在修内存,谢谢了.

会员70705

十分感谢 谢谢楼主分享

会员35231

学习了，谢谢楼主分享！

会员5740

这个帖子，是对初学者基础知识缺乏有感而发。花了一夜的时间写成。难免有遗漏和不足之处。望其他高手斧正。

[ 本帖最后由 贝贝 于 2008-8-4 20:18 编辑 ]

会员5740

地址深度它是一个乘积。13×10，它实际是一个二进制数值：可以寻找到的地址数量是13位长度的二进制数乘以10位长度的二进制数，相当于十进数8192×1024=8388608。也就是存储器芯片里有8388608个地址单元。也就是8兆个单元。每个单元存储32位一个字长，也就是4个字节，所以总容量是32M字节。
其中的13指的是行数，10指的是列数。存储器的地址排列是一个矩阵。

需要附带一个说明：地址深度并不是容量的标志，它只能标示颗粒的构造。例如：32M×8的颗粒地址深度是13×10，而32M×16的颗粒也是13×10，但它却含有地址数量和寻址方式完全相同的两组矩阵。另外，32×4的颗粒仍然是13×10，但它却在数据结构上是残缺的，需要两颗完全相同的颗粒才能构成一个完整的矩阵。地址深度与容量相关却不相同。

[ 本帖最后由 贝贝 于 2008-8-6 07:11 编辑 ]

会员5740

原帖由 skdkkd 于 2008-8-5 08:37 发表

                               
登录/注册后看高清大图

请问楼主：
3楼的“地址深度行列乘积为：13×10”是怎么计算的？13是地址线，10又是什么？

13不是地址线，10也不是别的什么。它们都是在总长13位地址线上的工作能力，13是在选择地址行时13位地址线全用，10是选择地址列时只用到10位，另3位空着不用。但是两个数值都不能超颗粒的物理构造：13位。

会员5740

在这个帖子里的有关技术参数，在THAIPHOON、SPDTOOL等这些SPD工具软件里均有显示，其中的一些，是我通过软件解读的。

[ 本帖最后由 贝贝 于 2008-8-12 20:36 编辑 ]

会员63247

喜欢看贝贝兄的帖子..容易看懂

会员71023

好资料，收藏，谢谢分享！！

会员37639

很好的资料！！！谢谢楼主！！！

会员77689

有没有    电子书啊

会员10434

这段时间正在修内存！收藏一下！！！支技原创

会员75565

太感谢楼主了，这样的好人和好贴太少了，通俗易懂，强烈支持。

会员75565

再次感谢我已经收藏了。