- 积分
- 380
- 下载分
- 分
- 威望
- 点
- 原创币
- 点
- 下载
- 次
- 上传
- 次
- 注册时间
- 2015-4-14
- 精华
|
马上注册,获取阅读精华内容及下载权限
您需要 登录 才可以下载或查看,没有帐号?注册
x
本帖最后由 不忘晴天 于 2017-9-12 20:34 编辑
简短的来说INTEL 6、7系列时序中有一段PG的转换过程是:
PG汇总产生PWROK、APWROK→给桥,然后桥发出DRAMPWROK、PROCPWRGD→给CPU,CPU发出SVID→给CPU供电芯片,芯片再发出PG→给到桥的SYS_PWROK脚,桥再发出PLTRST#降压后→给到CPU的RESET#脚
我现在修的是 DELL 5520 板号:LA-8241P REV:1.0 (图纸论坛有,该机问题不谈,这里主要想问的是我遇到的时序问题)
首先该机用的是3代的CPU,HM77的桥,如下图:
接下来说说我从图纸上看到的一段PG时序,同时也是我的问题所在
首先EC KB9012 发出 PCH_PWROK 如下图:
CPU供电芯片 NCP6132B 发出PG:VGATE 如下图:
PCH_PWROK 和 VGATE 相与,产生SYS_PWROK 如下图:
SYS_PWROK 送给桥,如下图:
桥收到之前的 PCH_PWROK 后就会开漏输出 DRAMPWROK,外部名字叫 PM_DRAM_PWRGD,如下图:
SYS_PWROK 和 PM_DRAM_PWRGD 相与产生 VDDPWRGOOD 如下图:
VDDPWRGOOD 最终送到CPU的 SM_DRAMPWROK 脚,如下图:
看完上面这些,大家应该也能发现,本来应该后面出来的CPU供电芯片的PG(VGATE)在本机的图纸中却需要提前出来,这就是我的疑惑所在,特此发帖求助,还望各位大师不吝赐教,这里先谢谢了
|
|