看时钟电路图，英文的一小断。帮忙翻译下。

会员84006

Btt_pwrgd# is an active  low input used to determine when latched inputs are ready to be sampled .PD is an asynchronous active high input pin used to put the device into a low power state. The internal clocks,Plls and the crysatl oscillator are stopped.

就是这段。

会员3847

Btt_pwrgd#是一个低电平激活输入用于确定何时闩锁准备好被采样。PD是一个异步高电平激活引脚用于促使设备进入低功耗状态----内部时钟、锁相环和晶体振荡器停止工作。

会员84006

谢谢张先生，这段是时钟pdf上的，我想看看时钟pdf上有没有标pg脚是从哪里来的，看来pdf上看不出来，还是要手动跑线线或是看主板电路图。

[ 本帖最后由 曼陀罗 于 2008-9-12 11:24 编辑 ]