cpu的nm级越来越小，为什么不通过增大面积来提高性能？

会员1138352

从62,35到14nm，晶体管尺寸缩小就是为了实现更大规模的超级电路，那为什么不通过增大CPU的面积来提高性能？

会员1138320

这是一个比较有意思的问题。乍一看貌似很有道理的样子，通过增大芯片面积，一个芯片中可以放下更多的晶体管，更多的晶体管可以实现功能更复杂，性能更高的芯片呢。为什么半导体行业却没有这么发展呢？
首先我们看一下，一颗芯片是怎样制造出来的呢？在半导体制造中，先将单晶硅棒经过抛光、切片之后，成为了晶元（wafer）。而每一片wafer经过掺杂、光刻、等步奏后形成一个个芯片。

登录/注册后看高清大图

成品的wafer一般长成下图，wafer内一小块一小块的正方形我们称之为die，即未封装的芯片。

登录/注册后看高清大图

那么如果晶元的尺寸不变而增大单个芯片的大小会有什么后果呢？1）一片wafer中芯片个数变少这一点很好理解，比如下图，圆形是wafer的范围，正方形为一个die。随着芯片面积的增大，相同大小一片wafer中包好的芯片个数从16变成4再到1。这样就会造成制造成本很高。2）良率变差良率可以简单理解为，一片wafer中可以正常工作的芯片。在芯片制造中由于灰尘或者切割或工艺等问题，会使同一片wafer中若干区域损坏，造成芯片报废。我们还是一下图为例。黑色点为损坏点。单个芯片面积越大良率越低。

登录/注册后看高清大图

那如我们同时将晶元的面积变大，这样是不是就可以解决以上两个问题了？下图为晶元面积的发展史，很可惜晶元面积的增长速度较慢。如果不进行晶体管尺寸缩小，仅仅依靠晶元变大，那么半导体发展将远远的落后于摩尔定律。

登录/注册后看高清大图

选用更先进的工艺除了成本和良率的好处之外还有哪些方面的优势呢？一个MOS管的基本结构如下：

登录/注册后看高清大图

每一代新工艺节点，晶体管的沟道长度L变小。沟道长度变小后，晶体管有更快的反应速度，更低的控制电压。

登录/注册后看高清大图

1）更快的频率随着工艺节点的不断缩小，芯片的频率越来越高。

登录/注册后看高清大图

2）更低的电压而芯片的功耗是与电压成平方关系，电压的降低，可以极大的减少功耗。

登录/注册后看高清大图

由上可知，芯片的性能（频率、面积、功耗）与芯片中集体管个数并没有必然联系，而仅仅通过增大面积无法达到提高性能的目的。下图是近40年来芯片发展图，由图可知通过不断缩减晶体管尺寸，确保了近40年来半导体业高速的发展。

登录/注册后看高清大图

-----------------------------------延伸阅读-----------------------------------但是进入28nm以后再按照以往的经验来缩减晶体管尺寸，将会失效。短沟道效应造成晶体管无法关断。目前业内通过Fin-FET， SOI等技术来解决这个问题。

登录/注册后看高清大图

会员1138352

最重要的是良率问题，每条工艺线都有一个临界面积，当芯片小于等于这个面积的时候foundry厂能保证市场可接受的良率。当大于这个面积的时候，良率成指数关系下降。这样用户拿到的芯片成本会翻几倍。当然某些领域是能够消化这部分成本，我就见过35x35的芯片。

会员1138294

有这么做，但有个度。
芯片大了对供电，封装，功耗，良率都会有影响。
再想大一点，晶圆大小摆在那了。

会员1138258

1. 功耗/性能比下降
2. 良品率下降
这两个都有人说了，我再补充一个：传输线效应
芯片面积大意味着互连线变长，当互连线长到相比于信号波长不可忽略的时候，互连线不能再视作理想导体，要作为传输线处理。传输线意味着要做阻抗匹配，要考虑信号中继。这些不是不能做，但是对于大规模的电路来说这简直是噩梦（请善待layout工程师！）。
同时面积增加意味着互联线复杂度上升，不得不花费比例更大的面积在互联上，加大面积的性能收益是递减的。

会员1138355

登录/注册后看高清大图

增大面积可以吗？当然可以。农企直接把四个八核心的die封装到一个PCB上，面积增大到单个die的四倍，相比单个八核心的CPU性能有非常大的提升。

会员1138338

你还不如直接增加 cpu 数量呢。

会员1138298

一共三个观点
第一专业水平对比 第二 成本核算 第三 物理规律限制
首先 做cpu的都是高手都是专家
能活的游刃有余的公司
都有这世界顶级的知识积累
有着世界顶级的经验
有着世界顶级的技术水平
有着世界顶级的设备
世界顶级数量的钱
和世界顶级的各类人才
那么干出来的事情
从概率上说 肯定比你更专业更贴合产品实际

so 从概率上说 你一个外行的想法 基本上没啥可参考意义

那么 还有什么好说的呢

具体来说
堆晶体管的能力发展的很快
基本上一年多就能翻一倍
但是做晶圆的能力增长很慢
到现在也就8--12-15寸 这种的了
也就是原材料本身 能提供的可以玩的面积 狠有限。
再这个有限空间上 会发生很多事情
先说本文第二个观点
成本
我曾经是设计空调的 cpu工厂里面核心位置的空调都是有着世界最顶级的过滤能力  这是要钱的
具体来说 一个芯片工厂10-20亿美元 其中空调3-4亿 并且每5年全部拆掉扔了换新的 还没算平时运行的成本

吧空气里面你想得到的各种杂质灰尘过滤的几乎一干二净
先说数量 再说过滤质量
直观感受一下
平时你走在大街上那种空气
一立方米平均
1亿个
各种大小的灰尘
cpu工厂最核心工位上是
1000个
就是为了保证 cpu这样微米级别 纳米级别的产品 不被污染 或者说 少被污染
举个例子 pm2.5是微米。cpu是12纳米 甚至现在 ibm在做5纳米的芯片研发
两者差了2000到5000倍
那么就需要比普通家用过滤器更加强大2000倍的空调去抵御灰尘
当然也包括了有机的无机的气体污染物等等
并且家用空调一小时吧室内空气循环个三五次就不错了 cpu工厂需要200次
也就是更多的风
那么过滤器本身阻力很大 需要的风还多
这个电费   想一想
过滤器定期更换
过滤器都是4--5级的层层多级过滤
前面几级几个月一扔 后面几级 半年到五年时间扔一次

脏的过滤器根本不循环使用 直接扔掉
这样成本就很贵很贵很贵了
贵到如果不依靠几千万几个亿的cpu分摊成本 那么一般人根本买不起
这仅仅是辅助性的空调
因为技术在进步 生产设备也要随时随地的更新
都是世界最顶级的机床 价格贵的要命
比如最核心的光刻机 一台接近十个亿人民币。根本不卖给中华人 三年 五年一个更新换代
扔掉 拿旧的机床去做低档次芯片去
关键是 因为技术在更新 这些机床3-5年就卖了换下一代更好的机床 否则就造不出好的cpu 卖不出去
那么无论是运行成本还是设备成本 都贵的要死

关键时刻到了
这么努力下 还带来一个问题
我们用世界最好的设备。技术 人 造出来的cpu不能保证每个都ok。有很多是废品
本来晶圆就几百mm的一个圆形 一共出不了几个芯片
你再放几个面积超大的cpu
这样出问题的概率实在是太高了
假设一个晶圆 以前小cpu 能在上面做100个芯片。每次成品率70% 每个成品卖1块钱才不亏本  毛利率20%
一个晶圆 卖出去了70块钱 我能赚14块钱

换大芯片 一个晶圆能做40个芯片 成品率30%。 毛利率30%
那么每个芯片我最少得卖5块钱一个吧
我才能保证跟以前差不多了利润率

那么问题来了
为了大个头 高性能的芯片 我比以前多花4倍的钱 但是仅仅带来2-3倍的性能提升
谁会买？


好了
成本问题算完了下面说技术性问题
芯片的尺寸受到运行频率的限制
一个信号脉冲应该可以保证在一个运行频率周期内 从芯片的一头走到另一头
也就是芯片尺寸小于一个信号脉冲的波长
光速是定的 运行频率是定的时候 想要大芯片的最大尺寸是有限制的
我们不能为了大芯片 就随便的降低运行频率吧。 不是没有 而是少
并且 我们的芯片频率是越来越高的
这就造成了如果不通过减少上面零件的尺寸 比如最小线宽
28纳米升级到14纳米再升级到10纳米
那么 就无法做出来随意大小的芯片了
这是物理规律本质上的限制
那么升级线宽的时候 就是需要用更好的设备的时候。
钱啊。

那么问题来了
无论从cpu公司专业程度上
还是成本上
还是物理规律限制上

你随便拍脑袋的想法
一文不值

会员1138338

除了上面几位说的，还有一个原因就是现在性能其实很过盛…专业领域可以多个CPU，反正就是钱堆出来。家用则高端机并不是大销量，大面积意味着同大小晶圆切割出的数量更少，成本上涨，但是有人会为这买单吗？很难说，看看桌面级6950X的销量就知道了…

会员1138264

1.良率降低，产率降低。钱钱钱！！！
假如正常来说一片Wafer上有100个CPU，结构简单的CPU良率80%，算上后端等最终收率大约70%，有70块CPU可以卖出去，假设一块200美元，一片Wafer赚14000美元。现在开始做超级CPU，因为超级CPU结构复杂良率低，假设70%，一片Wafer有50个CPU，最终收率60%，可以得到30～35块。一块CPU卖400美元才可以！面积大一倍性能提升绝对不会一倍，但是价格高一倍，市场不买账。这些都有一个平衡的，打破这个平衡每个die太小太大都不可以。
举个栗子：现在NAND闪存在封装阶段往往把十几个小DIE叠在一起然后打线注入EMC成为一颗Chip（16G*16）。有人会问一个大DIE就不用那么复杂的贴DIE和打线工艺了啊，反正SSD里面空间大的很了。原因就是大DIE的良率产率比叠DIE更小，带来的经济效益更小，风险更大。

2.物理限制
假设一个CPU超频之后3.5G HZ，那么每一次起振电流就走了8cm了，一片超大cpu很可能通过各种回路在一次起振走了超过8cm，那这个CPU就会有问题。要解决这个问题，lay out工程师会打人的。

会员1138261

因为单纯的堆料不是那么容易设计的。

所以有了双核、四核、八核。。。

会员1138282

这个问题问的不算很明确，我拆分成两个问题。1.在同一代工艺下我们为什么不在cpu一个核里做更多晶体管。2.我们为什么不做很多核。
如果你问的是单个核心面积，单个核做大做快的思路因为功耗问题和互联信号延迟问题已经死掉了。之前微电子有个定律叫登纳德定律，大概是说随着晶体管尺寸缩减，电压电流等比例下降，能耗不变可以等比例提高频率（这是一个粗略的科学定律），频率和功率的压低带来规模增长。
然而奔四就已经不提了，因为随着沟道变短，工作电压不能无休止下降了，单个晶体管的功耗缩减远不如晶体管体积缩减来得快，而最近几代工艺晶体管延迟长进又不大。
如果你问的是做很多核，现在就是这么干的。但是cpu一开始就不是完全的并行计算用的，pc上做太多核并不好用，基于成本和设计的考虑就变成了这个样子。

会员1138302

面积增大，良率降低，两者平衡的甜蜜点就是合适的面积。

会员1138323

非商用的、不在乎成本的、不走量的、性能敏感的芯片，是可以这么做啊

会员1138306

面积和成本正相关，而且用户需要的性能在工艺进步的前提下，稍稍增加设计复杂性就完全可以实现，没必要增大成本。

会员1138277

发动机一个缸，马力不够，六个缸达到最有性价比，再往上，8，12，甚至16的时候，就已经得不偿失了。烧掉的汽油很打程度上都用来克服发动机增大带来的磨损消耗，发动机质量等做功了
CPU也一样！

会员1138295

关于工艺的东西我不懂。我想说的是，现在的方法的确是靠增大面积实现的。
在实际应用中，cpu必须考虑TDP，即散热设计功耗。其跟运行电压，运行频率的平方，芯片等效电容(可以近似等效为芯片大小)正相关。而cpu的性能，主要跟运行频率，等效电容相关。
随着工艺的提升，cpu的运行电压逐渐降低，但这个降速极其缓慢。为了增大性能，可以提高频率，之前就是这样的。然而十几年前，频率到4G左右，基本上到极限了，因为频率提升上去之后，发热太大了。
为了在控制功耗的情况下增加性能，cpu开始转向多核设计。相对于单核来说，多核设计可以理解为增加面积来实现。只是，这个是相对的，因为随着工艺的提升，cpu的核增多，实际面积却并没有太大改变。
当然，一味堆砌核心数量也不一定有用，因为很多程序并不会进行多线程，多进程设计，另外，操作系统对多核的调度等，这些问题导致1+1＜2，于是如何设计cpu单核内部结构，如流水线，分支预测等成为一个挑战。
近几年Intel的思路是，如何提高cpu的能效比，即在最低的功耗下实现最好的性能。酷睿系列被指挤牙膏，的确，每代的性能提升并不明显，但是，考虑功耗的话，你会发现，能耗比提升还是很明显了。
AMD ryzen也就3G多的主频，七代酷睿默频4G多，Intel把单核性能做到了极致。

会员1138330

首先，可以明确的讲，通过增大面积是能提高性能的，并且CPU面积和性能大致成正线性正相关。

其次，CPU发展这么多年，格局已经成模式化。与之匹配的其他硬件也模式化了。所以改变CPU大小会带动其他硬件的变动，虽然这个不是很难做到，但是也是因素之一。

最后，是最难的部分。就像机动车发动机是一个最重要的部件。摩托车的单缸远比汽车的四缸便宜，汽车里面的常见的3缸4缸6缸8缸12缸，他们的价格并不是单纯的线性增长，一个12缸发动机的价格不是一个3缸发动机价格的四倍，而是几十倍，甚至更贵。CPU一样的道理。扩大面积会大幅提升成本，大幅降低良率，价格就会很贵了。不是做不出来，而是做出来了一般老百姓买不起！

会员1138308

你们不要忘记牙膏厂以前是卖胶水的啊……

登录/注册后看高清大图

登录/注册后看高清大图

登录/注册后看高清大图

会员1138354

@Forever snow 回答得很好了。
我这里补充一个，封装问题。
如果die面积过大，可能会面临找不到适合大小的封装，而如果开发并采用更大的封装形式，又会导致更大的PCB面积。
因此即使是对良率要求不那么高的军品芯片，也不能接受无休止地增大面积来增加芯片上器件数目。