请问这个信号的电压是多少？

会员199551 · 发表于 2012-5-1 07:08:38

马上注册，获取阅读精华内容及下载权限

您需要登录才可以下载或查看，没有帐号？注册

x

本帖最后由 qydz888 于 2012-5-1 07:12 编辑

vcc3_3通过R985和R987分压产生1V左右的电压加到运放芯片LM324的第9脚，同时

V_FSB_VTT1.2v的电压通过一个0欧姆的电阻直接加到LM324的第10脚，正向大于反相，所以

从第8脚输出一个高电平，高电平经过RN111排阻（两个电阻分压）加到N沟道场管Q92的G极后，Q92导通，然后把Q91的B极的电平拉低，Q91的B极变成低电平后，Q91截止，这个PWM_EN信号的电压没经过任何上拉电阻而加到CPU电源管理芯片的EN脚，请问这个信号的电压应该是多少？

会员488892 · 发表于 2012-5-1 08:08:47

高电平

会员460390 · 发表于 2012-5-1 08:19:19

查PWM_EN信号了可能还有其他的支路

会员199551 · 发表于 2012-5-1 08:41:34

就是查了没有其他的支路才来这里问的~怀疑是PWM芯片里面有上拉~
待机的时候把它拉低，芯片不工作，上电后三极管截止，恢复高电平，芯片工作！

会员313951 · 发表于 2012-5-1 08:49:28

可能是其它电路在驱动PWM_EN，或是像你说的PWM芯片内部上拉，你可以查查PWM芯片手册

会员461920 · 发表于 2012-5-1 09:24:40

本帖最后由春湾扬洲电脑于 2012-5-1 09:26 编辑

如果真的没有上拉电阻，那只有一个原因，就是电源管理芯片的EN脚默认是高电平，而PWM_EN信号用来拉低EN电位的，一般EN都是高电平作用的，你这个可能就是低电平作用了。

其实这个电路你根本不需要分析前面的部分，只需要知道NPN三极管的C极是不可能会由三极管自身产生电压的。

会员494968 · 发表于 2012-5-1 09:33:27

这个信号不是一般都是高电平有效吗？你这个没有上拉！·#不明白啊，求高手讲解?

会员201237 · 发表于 2012-5-1 10:01:28

我觉得这个PWM_EN信号的电压应该看电源管理芯片VEF脚值，只要高于VEF脚的就是高电平，低于VEF
的就低电平。

会员373361 · 发表于 2012-5-1 10:05:58

应该有其他支路的，这个电路比较常见了。

会员34709 · 发表于 2012-5-1 10:09:24

内部上拉。

会员464517 · 发表于 2012-5-1 10:27:51

帮楼主顶上去

会员262961 · 发表于 2012-5-1 10:35:27

在数字电路中的高低电平的介定是这样的：对于TTL电路（即晶体管组成的数字电路）其输出电压在0~0.8伏间均视为低电平：电压在2.4伏及以上电压视为高电平的。CMOS数字电路低电平为0伏：高电平为供电的电压——5伏。所以楼主只要监测此处电压在2.4伏以上时就属于高电平，在正常范围内。

会员474728 · 发表于 2012-5-1 10:36:09

月饼发表于 2012-5-1 10:09

登录/注册后看高清大图

内部上拉。

是不是没有上拉的.都是芯片内部上拉的呢?

会员314945 · 发表于 2012-5-1 10:39:04

在这个电路里1.6v以上就是高电平。

会员499200 · 发表于 2012-5-1 11:10:53

同意楼上的高电平开机后拉低

会员395987 · 发表于 2012-5-1 11:24:59

学习了

会员474728 · 发表于 2012-5-1 11:30:00

じ☆ve流星雨发表于 2012-5-1 10:36

登录/注册后看高清大图

是不是没有上拉的.都是芯片内部上拉的呢?

那怎么知道内部上拉的电压是多大呢?

会员419783 · 发表于 2012-5-1 11:36:20

会不会后面还有上啦电压？？？？？？

会员199551 · 发表于 2012-5-1 12:49:29

登录/注册后看高清大图

下载L6703的pdf 看了，发现这个脚真的就是芯片内部上拉的，上拉到5V.

会员457161 · 发表于 2012-5-1 15:35:27

路过，，，

请问这个信号的电压是多少？

马上注册，获取阅读精华内容及下载权限

相关帖子

点评

点评

点评

点评

点评

浏览过的版块