各信号定义

会员403691

很多的人在看笔记本图纸时，对里面的各种代号，弄不清楚！其实这些都是英文缩写！1 j8 R% x- Z! a8 h
8 X; ~4 W6 N$ ?# r& Z
  首先说ALW,它的英文全称是Alway,意思是总是，如+5VALW,它用在当电源插上后，这个电压就应该都有的，所以我们在插上电源后，只有是ALW，不管是3VALW,还是5VALW，只要是ALW，都应该有它相应的电压，它是给开机电路用的，如EC等。
   其次是SUS，它的英文全称是Suspend,意思是延缓，挂起的意思，如+3VSUS（SLP_S5# CTRLD POWER这些将在上电时序中讲解）它的电压产生实在ALW的电压后面，当接收到 SUS_on控制电压后就会产生此一系列的电压，此电压不是主要供给电压，只是为下一步的电压产生提供铺垫，但不代表这电压不重要，没有SUS电压，后面的电压就不会产生。
  再次是RUN电压，RUN电压没有缩写，它的意思就是跑、运行的意思，这个才是南北桥工作的主要电压，当然南北桥也需要SUS电压。系统真正运行的话就需要RUN电压正常，如果RUN电压不稳定会造成主板的不稳定。2

PLTRST#
    总复位信号: PLTRST#是Intel® ICH9整个平台的总复位(如：I/O、 BIOS芯片、网卡、 北桥等等)。在加电期间及当S/W信号& @% G0 j' }- @; d
7 ^$ `& O7 O6 S" e. r6 R2 A# j& p
通过复位控制寄存器（I/O 寄存器 CF9h）初始化一个硬复位序列时ICH9确定PLTRST#的状态。在PWROK和VRMPWRGD为高电平之后ICH9* B4 o. ]/ |. g' t/ l
9 h- m1 j5 y4 T$ t4 J1 H3 M
驱动PLTRST#最少1毫秒是无效的。当初始化通过复位控制寄存器 (I/O 寄存器 CF9h)时ICH9驱动PLTRST#至少1毫秒是有效的。# Y) G1 q% K* h' |: f
注释: 只有VccSus3_3正常时PLTRST#这个信号才起作用. 2 t; v/ a5 `) U  o

THRM#        热报警信号:激活THRM#为低电平信号使外部硬件去产生一个SMI#或者SCI信号8 y. A! J% j& L  ?$ p, S

THRMTRIP#, [# I. R( p; e' V8 M- x, b
   热断路信号: 当THRMTRIP#信号为低电平型号时，从处理器发出热断路型号，ICH9马上转换为S5状态。ICH9将不等待来自处理器的. d2 W1 T* @) h- g, N+ Q  r

准予停止的信号返回便进入S5状态。

SLP_S3#         
  S3 休眠控制信号: SLP_S3# 是电源层控制。当进入S3（挂起到内存）、S4（挂起到硬盘）、S5（软关机）状态时这个信号关掉所+ k/ C0 f4 t4 V
0 T4 y+ N) |. [' Q, W' \
有的非关键性系统电源。
$ J1 |* m7 O: U
SLP_S4#        , S8 g# C6 a. l) v; N
  S4 休眠控制信号: SLP_S4# i是电源层控制信号. 当进入S4（挂起到硬盘）、S5（软关机）状态时这个信号关掉所有的非关键性系
. ^' r5 z: ?' t7 T: S5 ]
统电源。% x( Q$ S4 q3 g# @* y
注释: 这个Pin脚以前常用于控制ICH9的DRAM电源循环功能. " f2 b, l' k5 J- u. L
注释:在一个系统中关于Intel的AMT的支持，这个信号常用于控制DRAM的电源， - m, _2 b4 W, m6 n- @$ B
注释：在M1状态下（当主机处于S3、S4、S5状态及可操作子系统运行状态）这个信号被强制为高电平连同SLP_M#给DIMM提供充足的电2 C  G4 H' S: n1 W" R

源用于可操作子系统。
- x7 f/ o! J6 i, D( s9 X$ o
SLP_S5#        0 W3 W9 O1 a! d' s
  S5 休眠控制信号: SLP_S5# 是一个电源层控制信号.当系统进入S5（软关机）状态时SLP_S5# 用于关闭系统所有的非关键性电源。% h* u9 S! [: l* K  i

SLP_M#        
  可操作睡眠状态控制信号:用于电源层控制Intel AMT子系统。如果不存在可操作引擎固件，SLP_M#将与SLP_S3#同步。

S4_STATE#
  S4 状态指针信号:当机器在S4或者S5状态下该信号为低电平有效。当机器在S3状态时可操作性引擎强制SLP_S4#连同SLP_S4#处于高5 s! c2 m3 p+ Q" h

电平，这个信号能用于其它设备了解本机的当前状态 。

PWROK 9 L& C* Y; K5 y6 n3 [
  电源正常信号:所有电源分配总线稳定99ms以及PCICLK稳定1ms时，PWROK给南桥一个有效标志。. PWROK可以异步驱动。PWROK低电
( k  _7 T" _9 g* y& ^8 u8 A# |$ N
平的，南桥就会认为PLTRST#有效。
注释: 1. 在正常的三个RTC时钟周期里南桥使电源完全复位并生成完整的PLTRST#信号输出，PWROK必须是最小值处于无效状态。" V8 _8 s6 ], |- a7 F3 q8 e
2. PWROK必须无假信号，即使RSMRST#是低电平。
+ C$ e  F9 w1 n8 l; d  ]! f/ _
CLPWROK3 G8 w6 {5 g# k8 H; `+ v: b+ R
  控制LINK电源正常信号:当CLPWROK有xxxxxx，表示从电源到控制LINK子系统（北桥、南桥等）是稳定的以及通知南桥使CL_RST#无效1 f9 T& ~" m2 Q' y( h

直到北桥收到这个信号。
注释:RSMRST#无效之前CLPWROK不许有效。  f1 H& p% m# ?9 c  s/ m2 G
注释:在PWROK有效之后CLPWROK不许有效。

PWRBTN#
  电源按钮:电源按钮将引起SMI#或者SCI来指出系统的一个睡眠状态。如果系统已经是睡眠状态，那么这个信号将触发一个唤醒事件
4 d! V1 F8 Z: z% X5 \, T. ^% i
。如果PWRBTN#有xxxxxx间超过4s，不管系统在S0、S1、S3、S4状态，这时都会无条件转换到S5状态。这个信号的内部有一个上拉电阻

及输入端有一个内设的16ms防反跳的设计。

RI# $ U8 m# R) ]0 Y7 B
  铃声提示: 这个信号是一个来自Modem的输入信号。它允许一个唤醒事件，在电源故障的时候进行保护 。/ Y4 M& n, o3 C3 k7 o7 l

SYS_RESET# 0 P8 l1 ]$ O8 n% Z' `1 S  D' J
  系统复位:防反跳之后这个信号强制一个内部的复位。如果SMBus空闲，南桥将马上复位，另外，在系统强迫一个复位之前，0 K; V. h9 Y/ p. A: p

SYS_RESET#将等待25ms±2ms直到SMBus空闲。
! J1 \3 D( e5 H5 h3 \: O
RSMRST#/ T- G; F  v4 T' Q6 h4 ?2 ?  a
  恢复常态的复位信号:这个信号用于重置供电恢复逻辑, 所有电源都有效至少10ms这个信号才会起作用,当解除有效后,这个信号是
  I, D7 W$ I3 m4 Y# k
挂起的汇流排稳定的一个标志 。; Z. ~+ F# G5 [. l) Y1 X0 p' w

LAN_RST# - _$ J1 d( M; {3 N' o; B# ?3 `8 V5 T
  LAN 复位:当这个信号有效的时候，在LAN内部控制器进行复位，在LAN的ccLAN3_3 和 VccLAN1_05及VccCL3_3电源正常状态下该信
! z$ g* W- y; |4 \  E# ~2 H
号才会有效。当解除有效后,这个信号是LAN汇流排稳定的一个标志
注释: 1. 在RSMRST# 解除有效之前LAN_RST# 必须是有效的。/ s8 N' Y& _0 p3 y
2. 在PWROK有效之后，LAN_RST# 必须有效。) ~& [/ Z. W$ a# i8 {
3. 在VccLAN3_3 和 VccLAN1_05及VccCL3_3电源都正常的情况下LAN_RST#必须有效1ms。
4. 如果集成网卡不用LAN_RST#可以把它连接到Vss。 3 X6 [2 D: Y/ p& [. H# j$ x
6 M9 i- G: m% u' E4 K; ~/ [
WAKE#
  PCI Express* 唤醒事件 :边带唤醒信号在PCI Express插槽上有部件并发出唤醒请求信号 。

MCH_SYNC#
  北桥同步信号:这个输入信号与PWROK在内部是相与的，该信号连接到北桥的ICH_SYNC# 输出端。 4 _: i* r" @8 n( f/ B$ h

SUS_STAT# / LPCPD# ) ~+ c' D- I' p3 N# |2 u
  挂起状态信号:该信号有效表明系统马上要进入低功率状态。它能监控这些设备以及内存从正常模式进入挂起模式，也能用于隔离1 U  _+ h$ Z  x  j6 j" o) \

其它外围设备的输出并关闭它们的电源，该信号在LPC I/F上调用LPCPD#来实现的。 7 |8 [5 {8 V& Q$ V) U* e

SUSCLK * Z! _6 G& v- y1 |1 ?3 `: [
  挂起时钟信号:这个时钟是RTC时钟发生器通过其它芯片产生的时钟来输出的。
! z8 M: z( G/ p  s, ]
VRMPWRGD : y! N4 h8 f( R0 y
  CPU电源正常信号:这个信号直接连接到CPU电源管理芯片，该信号正常表示VRM是稳定的。这个输入信号与PWROK在内部是相与的* Z/ M6 C0 d2 R- @9 T' j
这个信号在挂起的时候是正常。. ^" p, ]# Z1 b; z+ c

CK_PWRGD
  时钟脉冲发生器电源正常信号:当主电源有xxxxxx这个信号去时钟发生器，当SLP_S3#和VRMPWRGD两个信号都为高电平时这个信号也是

高电平有效。  1 v' f+ K. m1 {8 \6 j3 q" J
/ q! M& ?* N6 I4 h. l2 x6 x
PMSYNC# (仅用于笔记本电脑) / GPIO0  
  电源管理同步信号:当该信号有效，在退出C5或者C6时该信号由北桥使CPUSLP#这个脚无效。这个信号也可以用于GPIO。

CLKRUN# (仅用于笔记本电脑)/ GPIO32 (仅用于桌面电脑)  . b6 ?) ]5 ?3 |+ d8 ^
  PCI时钟运行信号: 这个信号用于支持PCICLKRUN协议。当连接到外部设备时需要申请重启时钟或者预防时钟停止。

DPRSLPVR (仅用于笔记本电脑) / GPIO16  / ^/ Q5 A# C4 a! m& X9 I: N
更深层睡眠-稳压信号:这个信号用于VRM在C4状态下将电压降到更低。当这个信号为高电平，稳压器输出更低的深睡眠电压。该信号
, _) V. g8 T( u4 b
为低电平时（默认值为低电平），稳压器输出正常的电压。 （稳压器指VRM：Voltage Regulator Module） . i6 ~: U- _& ?' \% g7 k" v

DPRSTP# (仅用于笔记本电脑) / TP1 (仅用于桌面电脑) ! t6 C6 b* J1 d1 ^# ^+ Q
  深度停机信号:这是DPRSLPVR信号的一个复制，低电平有效。





信号        类型        说明
ADS#        I/O        Address Strobe：地址锁存信号，系统总线通过这个信号向芯片组发送请求阶段2个周期中的第一个周期。GMCH芯片可以通过这个信号通过这个信号监视循环和打断数据传输# F3 q8 S* k2 `# F, w
BNR#        I/O        Block Next Request：次级申请阻止，当一个新的申请信号发出时，此信号可以组织申请总线信号的其他申请信号。这个信号可以灵活地控制CPU总线引脚! l. j/ Q- Y9 _
BPRI#        O        Bus Priority Request：总线优先权申请，GMCH芯片是唯一有权控制总线优先权的芯片，这个信号在HCLK#信号有xxxxxx可以对系统总线产生作用* P6 ^  }: j7 U+ B  Z+ J2 E( P
BREQ0#        I/O        Bus Request 0：总线申请0，GMCH芯片在CPURST#信号有效期间内把BREQ0#信号拉低，
CPURST#        O        CPU Reset：处理器复位，当ICH芯片发出的PCIRST#信号后，GMCH芯片会向CPU发送CPURST#信号，来将CPU复位5 W" }) V0 f4 b: J3 G( K
DBSY#        I/O        Data Bus Busy：数据总线繁忙信号，当多路数据同时传输时，此信号可以保障数据传输
DEFER#        O        Defer：延迟，按照GMCH芯片的延迟要求进行定期延迟信号，另外此信号也为CPU重新尝试操作提供了时间保障3 c6 T6 e% O- B0 ~, |
DIVN[0：3]#        I/O        Dynamic Bus Inversion：动态总线反向信号，和HD[0:63]信号一起被驱动，信号被取反后发送
DPSLP#        I        Deep sleep：深度待机，此信号由ICH芯片驱动，为CPU提供C3或C4状态的控制, a( K' x7 Z1 q0 L
DRDY#        I/O        Data Ready：数据准备完成，当数据在传输之前，准备完成后，产生这个信号，数据等待传输' y$ \$ {) k4 @' l  _$ _: P- r
HA[31:3]#        I/O        Host Address Bus：主机地址总线，HA[31:0]信号与CPU的地址总线相连，注意CPU的地址总线是被取反的
HADSTB[1:0]#        I/O        Host Address Strobe：主地址锁存信号，HA[31:3]#信号与CPU总线相连，在CPU周期内，HA[31:3]# 和 HREQ[4:0]#有2倍的转换比率
HD[63:0]#        I/O        HOST DATA：主机数据总线，这个信号与CPU的数据总线相连，HD[63:0]在数据总线上以4倍速速率进行传输。注意：数据信号在处理器上传输时被置反
HDSTBP[3:0]#  }. T  e4 m% c  _
HDSTBN[3:0]#        I/O        Differential Host Data Strobes：差分主机数据选通信号，这个信号用于同步传输多路HD[63:0]信号和DIVN[3:0]信号
选通信号        数据位
HDSTBP[3]#，HDSTBN[3]#        HD[63:48]#, DINV[3]#
HDSTBP[2]#, HDSTBN[2]#        HD[47:32]#, DINV[2]#
HDSTBP[1]#, HDSTBN[1]#        HD[31:16]#, DINV[1]#
HDSTBP[0]#, HDSTBN[0]#        HD[15:0]#, DINV[0]#
- t; H  \; B7 a! _5 w/ V
HIT#        I/O        Hit：高速缓存保持不变的请求总线
HITM#        I/O        Hit Modofied：高速缓存保持变更的请求总线，并且承担提供总线的任务
HLOCK#        I/O        Host Lock：主机锁信号，所有的CPU周期都受HLOK#信号和ADS#信号控制。当HLOCK#信号由CPU发出的时候，GMCH的内存接口将无法使用

会员419505

      楼主要是能把乱码都 清理干净 就好了   对我这种新手 很有用谢谢楼主

会员441071

楼主是在论坛复制的吧？

会员470760

都是乱码建议楼主整理一下

会员314505

有点乱，但学习了。

会员492733

这个很有用，谢谢楼主。

会员414429

这个不错，应该是直接复制过来 的吧

会员930088

PM_DRAM_PWRGD这个信号楼主有详解么？

会员403691

很好的帖子新手立马就看懂了

会员1059863

都差不多啊，