迅维网

查看: 6485|回复: 3
打印 上一主题 下一主题

Intel 6X/7X系列芯片组(2代3代CPU)标准时序解释

    [复制链接]
跳转到指定楼层
1#
发表于 2020-3-14 21:25:29 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式 来自: 河北石家庄 来自 河北石家庄

马上注册,获取阅读精华内容及下载权限

您需要 登录 才可以下载或查看,没有帐号?注册

x
Intel 6X/7X系列芯片组(23代CPU)标准时序解释
11大待机条件:VCCRTC  RTCRST#   SRTCRST#  RTCX1  DSWVRMEN  INTVRMEN  VCCDSW3_3  VCCSUS3_3  DPWROK  RSMRST#   BATLOW#
EC待机5大条件:供电 时钟 复位 程序 适配器检测 开关和LID#
VCCRTC CMOS电池或内置主电池送给桥的3V供电,给桥的RTC电路供电,以保存COMS参数和时间运行,此电压不能低于2V
RTCRST# /SRTCRST# 主板送给桥的23V高电平,RTCRST# RTC电路的复位信号,SRTCRST# ME模块的复位信号。
32.768kHz  桥旁边的32.768kHz晶振,桥给晶振供电,晶振提供频率给桥。
DSWVRMEN 用于开启桥内部的产生1.05V深度睡眠待机电压的稳压器,高电平开启,低电平关闭。
INTVRMEN 用于开启桥内部的产生1.05V浅睡眠待机电压的稳压器,高电平开启内部稳压器,低电平开启外部稳压器。
VCCDSW3_3 桥的深度睡眠待机电压(deep sleep well3.3V ,不支持深度睡眠时,此电压与VCCSUS3_3连一起。
DPWROK 桥的深度睡眠待机电压好,3.3V 除苹果和ThinkPad新款机型以外,基本都不支持深度睡眠,此信号与RSMRST#连一起
SLP_SUS# 桥发出的深度睡眠状态指示信号,可用于控制主待机电压(如VCCSUS3_3)的开启和关闭。不支持深度睡眠时,SLP_SUS#悬空。
V5REF_SUS / VCCSUS3_3 桥的主待机供电 5V 3.3V   
RSMRST# 桥的主待机电压好  3.3V,也是PCH内部ACPI控制器的复位,ACPI控制器从VCCSUS3_3正常后开始复位,复位时间不能低于10ms
SUSCLK  桥发出的32.768kHz时钟,通常给EC用于同步EC内部时钟,从RSMRST#完成复位97ms后开始动作,但不一定被主板采用。
PWRBTN#  桥收到的下降沿触发信号,3.3V-0-3.3V  
SLP_S5#  桥收到PWRBTN#后 置高SLP_S5# 3.3V 表示退出关机状态。
SLP_S4# 桥置高SLP_S4# 3.3V,表示退出睡眠状态,用于开启内存供电。
SLP_S3# 桥置高SLP_S3# 3.3V,表示退出休眠状态,进入S0开机状态  用于开启桥/总线等供电。
SLP_A# 桥发出的主动睡眠电路(active sleep well简称ASW)电源开启信号,用于开启ME模块供电,如果主板支持AMT并开启AMT功能,此信号会在触发前就产生;关闭AMT功能时,此信号时序与SLP_S3#一致,如果主板不支持AMT  SLP_A#悬空不采用。
SLP_LAN# 网卡供电的控制信号,除ThinkPad外,基本都不采用此信号,可以忽略
VccASW 主动睡眠电路供电(ME模块供电)受控于SLP_A#SLP_A#悬空时(不支持AMTVccASW直接采用S0状态供电,如1.05V桥供电或总线供电。
VDIMM 内存供电,一般受控于SLP_S4#
VCC 桥供电(VCC3_3  V5REF) 二级电压3.3V/5V CPU的内存模块供电(VDDQ1.5V、总线供电(VCCIO1.05V、内存VTT电压(0.675V锁相环供电(VCCPLL1.8V、系统管家供电(VCCSA0.85V等。
PWROK 桥收到的3.3V高电平,表示S0状态电压都OK
APWROK 桥收到的主动睡眠电路电源好,支持AMT时,APWROKAMT电压控制;不支持AMT时,APWROKPWROK连一起
DRAMPWROK 桥发给CPU的内存模块电源好,桥开漏输出,由外部上拉成1.5V然后桥读取BIOS中的ME固件(绑定值、网卡驱动、ME固件、时钟初始化)
25MHz Crystal Osc 6系列芯片组无时钟芯片,桥增加25M晶振,给桥内部的时钟模块提供基准频率
PCH output clocks 桥输出各组时钟
PROCPWRGD 桥发给CPUPG 表示CPU核心电压OK  1.05V
CPU SVID CPU收到PROCPWRGD 后,CPU发出SVIDCPU供电芯片。
CPU_SVID是由CPU发给CPU供电芯片的一组信号,由DATACLK组成的标准串行总线和一个起提示作用的ALERT#信号所组成。用于控制CPU核心电压和集显供电。
VCCCORE_CPU CPU供电芯片输出CPU的核心供电,1.05V左右
SYS_PWROK CPU的供电芯片发给桥的3.3V高电平,表示CPU核心供电OK
PLTRST# 桥发出的平台复位3.3V,给各芯片、插槽,同时经过转换(一般是串联分压1.1V)作为CPU复位







评分

参与人数 2下载分 +4 +2 收起 理由
486258 + 2 + 2 对您的敬仰如同黄河泛滥,一发不可收拾
gaozhijun915 + 2 给愿意分享经验的人加分!

查看全部评分

推荐
发表于 2020-5-18 14:58:16 | 只看该作者 来自: 中国 来自 中国
谢谢分享标准时序

回复 支持 1 反对 0

使用道具 举报

2#
发表于 2020-3-15 09:42:13 | 只看该作者 来自: 河北石家庄 来自 河北石家庄
附上高清PDF版本

6 7系列芯片组时序.pdf

644.68 KB, 下载次数: 116, 下载积分: 下载分 -2 分, 下载 1 次

6X 7X系列芯片组标准时序解释.pdf

2.31 MB, 下载次数: 125, 下载积分: 下载分 -2 分, 下载 1 次


回复 支持 反对

使用道具 举报

4#
发表于 2020-6-4 08:40:49 | 只看该作者 来自: 山东烟台 来自 山东烟台
谢谢分享6666666

回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长提醒 上一条 /1 下一条

快速回复 返回顶部 返回列表
附近
店铺
微信扫码查看附近店铺
维修
报价
扫码查看手机版报价
信号元
件查询
点位图


芯片搜索

快速回复