马上注册,获取阅读精华内容及下载权限
您需要 登录 才可以下载或查看,没有帐号?注册
x
本帖最后由 wangwei0377 于 2012-9-28 22:52 编辑
NV芯片组上电时序详细解说 上电部分
NV芯片组,待机条件有三个:3VSB,25M晶振,PWRGD_SB。
★ 3VSB桥里面叫+3.3V_PLL_DUAL, 图纸第25页。
★ 3VSB由三端稳压器1117产生,1117产生的+3.3V_TBY和+3.3V_DUAL两个电压其实就是同1个电压,只不过+3.3V_DUAL多了CT37这个电容滤波而已!+3.3VDUAL还给PCI槽A14(这个可以用打阻值卡来查)及其它地方供电或提供上拉,图纸第46页。
★ 桥得到3VSB后,25M晶振开始起振,晶振电压1.5V左右,两脚要有压差。最可靠的还是使用 示波器来查看波形,图纸第24页。
★ PWRGD_SB是用来复位桥内部ACPI控制逻辑和寄存器的,相当于INTEL芯片组的RSMRST#,它必须是高电平!这里由紫5伏经过两个开关管同相产生,如果+3.3V_STBY没有出来,它也不会得到高电平。图纸40页。
★ 至此桥的待机条件已查完,下面看看它的触发电路,从开关开始查,图纸第42页。开关16脚经过R333电阻接地,15脚信号名字叫PWRBTN*。
★ PWRBTN*由R305电阻提供上拉连到IO(IT8716FCX) 75脚,未触发开关之前为5伏。触发开关后,IO 75脚得到低电平跳变,此时IO本身供电正常,则从72脚发出低电平跳变到桥。图纸34页。跳变电压我们都用示波器来测量。
★ 桥待机条件满足,然后收到IO发过来的低电平跳变,将依次置高SLP_S5#,SLP_S4#,SLP_S3#。其中SLP_S3#一路返回IO 71脚,IO收到SLP_S3#高电平后,76脚由高电平变为低电平去拉低电源绿线完成上电,图纸34页。
★ 至此主板的上电已完成,ATX发出VCC3、VCC、+12V等主供电,最后延迟几百毫秒从灰线发出ATXPWOEROK信号,高电平。
◆ 需要注意的是,CMOS电路有问题,一般不会引起不上电,但会导致不跑码。有少部分主板,CMOS电路不正常,也会导致不上电。
二、供电部分
1、 内存供电:
★ 由PWM芯片RT9214产生,受控于SLP_S5#信号。也就是说,只有南桥把SLP_S5#信号置为高电平时内存供电才会出来。我们知道,在S3状态时,SLP_S5#信号高电平,SLP_S3#信号低电平,由于RT9214第1脚采用+5V_DUAL供电,所以此时RT9214芯片还是工作的,内存还有供电。此外,另一路供电+1.8VDIMM_FB送至43页的IT8266超频芯片,该芯片没有装,所以这路供电没有采用。
★ 内存供电1.8V_SUS产生后还会经过两个NPN 三极管同相产生MEM_VLD送至桥,作反馈,这个信号相当于内存供电的PG信号,高电平有效。
2、 桥供电:NV桥有VCC3、VCC5、+1.5V主供电,它们都不受时序控制。
★ VCC3由电源橙色3.3V经过电阻送至桥。
★ VCC5由电源红5V经过电阻送至桥。
★ +1.5V由PWM芯片RT9214产生,RT9214只要1、5、7引脚高电平就会正常工作,这些引脚在ATX发出主供电后就正常。
3、 CPU供电:采用PWM芯片ISL6566,此芯片工作原理是:VCC、PVCC、VCORE_EN、
VID组合。其中VCC、PVCC由ATX经过电阻直接提供,VID组合在内存供电正常后由CPU内部的VID控制器发出,而VCORE_EN则由桥提供。
★ 桥必须先收到PWRGD信号以及本身主供电满足才发出VCORE_EN。PWRGD信号由ATXPWROK信号经过电阻分压而得到。图中PWRGD_PS即ATXPWROK,CK8_PWRGD即桥PWRGD。
★ PWM芯片ISL6566工作条件满足,控制MOS产生CPU供电,最后发出CPU_VREGPWRGD信号给桥。
4、 桥收到ISL6566的CPU_VREGPWRGD信号后,发出HTVDD_EN去开启总线供电。
★ 总线供电+1.2VHT受控于HTVDD_EN信号,HTVDD_EN高电平时,+1.2VHT才正常。LDTV0、LDTV1是由IO发出,用在超频时调节总线电压的。
★ 总线供电正常后,经过两个NPN三极管同相发出HT_VLD信号给桥,HT_VLD相当于总线PG信号。
5、 VDDA:CPU的另外一个额外供电2.5V,它也和桥供电一样,不受时序控制,
ATX主供电出来后,VDDA2.5V即由三端稳压器1117产生。
◆ 桥主供电、VDDA不受时序控制,而内存供电、CPU供电、总线供电则受时序控制。一环扣一环,任何一个环节不正常,就会导致无后续的供电产生。如果没有内存供电,则需要查SLP_S5#信号是否正常送到RT9214芯片,中间的两个N沟道MOS是否有损坏。如果没有CPU供电,则需要查ATXPWROK信号是否正常送到桥,桥的主供电是否正常。内存供电正常后发出的MEM_VLD信号如果没有正常送到桥,不会导致桥不发出VCORE_EN信号,但是会导致不跑码。如果没有总线供电,则要查CPU供电正常后发出的CPU_VLD信号是否送到桥,这是HTVDD_EN发出的前提条件。此外,还要查IO发出的OV_LDTV0、OV_LDTV1信号是否正常。以上供电产生的前提必须是芯片的其它工作条件也正常。
三、 时钟&复位
1、 时钟:NV芯片组的主板没有时钟芯片,它的时钟集成在桥里面,只要桥的
各供电正常,就会发出时钟给各个模块,这里就不再赘述。
2、 复位:桥得到HT_VLD信号,并且供电正常,则发出各路复位和CPU_PWRGD信号。
★ PCI A15复位,由桥直接发送。
★ IDE复位,由桥直接发送。
★ PCI-E复位,由桥直接发送。
★ 桥发出的LPC_RESET*复位分两路,一路给BIOS芯片,另一路给IO。
★ 声卡复位由桥直接送出。
★ 网卡复位由桥直接送出。
★ CPU_PWRGD由桥发出,经过08门和PWRGD_SB相“与”后,再由RN107排阻上拉。
★ CPURST#由桥发出,经过08门和PWRGD_SB相“与”后,再由RN107排阻上拉。CPU收到CPU_PWRGD和RESET#后,主板时序已完成,开始寻址跑码。
◆ 如果PCI,IO芯片等的复位正常,而CPU收到CPU_PWRGD却未收到CPU_RST#信号,说明桥发出复位的条件已满足,只需查CPU_RST#到桥的相关电路。要么中间有断线或者是相关元件损坏,要么是桥内部发出CPU_RST#复位的模块损坏,而不需去查桥的复位条件。
|