9颗粒的pcb和8颗粒有什么不同

会员596

经常会遇到9颗粒PCB的条子 实际使用8颗粒 正中一个位置空闲  搞不明白 为什么这样设计？ 明明8颗粒却画蛇添足让一个位空闲浪费？


我修过一条这样的 好像SPD信息和8颗粒的不同 用8颗粒的spd刷写后 全部亮红灯（DDR测试卡）

会员4922

有知道的麻烦说一下，学习!!

会员3847

内存的ECC
什么叫内存的ECC， ECC是英文Error Check ＆Correct的缩写，其中文的意思是“差错检查与纠正”，是目前功能较强、价格较高的芯片组才支持的功能，如Pentium的8243OHX的芯片组、Pentium II的8244OFX/82440LX／82440BX等芯片组，这些芯片组支持内存ECC校验功能。

ECC的功能不但使内存具有数据检查的能力，而且使内存具备了数据错误修正的功能，以前奇偶校验的是8比特（bit）的数据，用一比特的奇偶校验位来检查数据的正确性，但是具有ECC功能的内存则用4比特来检查8比特的数据是否正确。当CPU读取时，若有一个比特的数据错误，则ECC内存会根据原先存在四个比特中的检测比特，定位那个比特错误，而且会将错误的数据加以校正。这种DRAM内存在整个系统中较稳定，一般用于局域网络的文件服务器，或Internet的服务器，当然其价格也较贵。

如何进行内存的奇偶校验  
内存的奇偶校验（Parity Check），在主机系统中，它是对内存和数据读写的一种检查电路，检查写到主存的数据与读取的数据是否相符，假如不符，则通过对CPU强制中断（NMI）的电路，通知CPU死机。

-----------------即有12片内存条和9片的内存条。一般用于服务器内为多见。

会员3847

当CPU把数据写入主存时，同时也会把数据送到奇偶校验位产主器/检查器（74280）来加以计算，74280这个芯片是一个9位的奇偶校验位产生器，但也是一个检查器，其实它的主要功能是负责把从CPU输入到DRAM内存的H信号（高电平信号，即“1”信号）加起来看是偶数个“1”还是奇数个“1”，再从它的Even（偶）或Odd（奇）脚输出，此输出的信号就是奇偶校验位（Parity bit）。当CPU把8个比特的数据写入主存时，同时经奇偶校验位产生器加以计算，计算的结果假如是偶数个“1”，则奇偶校验位为”1”假如是奇数个“1”，则奇偶校验位（Parity bit）则为L信号（低电平，即”0”信号），把此奇偶校验位送到第9块内存芯片暂存起来，也就是说，写入数据的时候是产生奇偶校验位（Parity bit），不进行奇偶校验位的检查（Parity Check），因为没有对比检查的机会，所以写入时产主的奇偶校验位可能是“1”，也可能是“0”，在PC AT的电路里，当CPU对主存读取时，则此8个比特的数据在与刚才第9块内存芯片所存储的奇偶校验位相加起来，所得的答案应该为奇数个“1”（即奇校验电路的校验位=“0”），假如是偶数个”1”则启动奇偶校验检查电路，经NMI电路通知CPU死机。所以奇偶校验位的检查（Parity Check）是在读取数据的时候产主，因为只有在读取的时候，才能对比刚才所写入内存的数据有没有错误。

奇偶校验电路可以分两种检查，一种是奇校验检查，一种是偶校验检查，在PC主机电路里是奇校验检查，即读取的时候，奇偶校验位（Parity bit）的Even输出应为“0”，假如奇偶校验位是“1”的话，即产生奇偶校验位错误（Parity Error），然后经NMI电路通知CPU死机，检查时因每一个奇偶校验位产生器/检查器（74280）芯片只能检查8个比特，看看您的CPU是几个比特的，则就有几组74280， Pentium CPU的主机有8个7428O，但现在全部被缩编在芯片组里，故以一组来说明奇校验与偶校验检查的工作原理。

奇校验检查：
◎CPU把数据写入内存时仅产生奇偶校验位，不作奇偶校验位检查。
CPU写入数据时（8bit），经奇偶校验位产生器把8个比特（bit）加起来，计算的结果：
○有偶数个“1”，则奇偶校验位=1。
○有奇数个“1”则奇偶校验位＝0。
○将奇偶校验位（Parity bit）存在第9个内存芯片内。
◎CPU读取内存数据时，此时与刚才写入数据进行对比，进行奇偶校验位检查。
○刚才写入的数据有偶数个“1” 加上存储在第9个内存芯片中的奇偶校验位=“l”，再经奇偶校验位检查器和逻辑电路的计算，Even接脚的输出应为奇数个“1”，即奇偶校验位为“0”。
○刚才写入的数据有奇数个“1”加上存储在第9个内存芯片的奇偶校验位=“0”，再经奇偶校验位检查器和逻辑电路的计算， Even接脚的输出还是为奇数个“1”， 即奇偶校验位为“0”。  
○所以无论刚才写入的数据有偶数个“1”还是有奇数个“1”读取的时候都是为固定的奇数个“1”，假如为偶数的话，则系统产生一连串的操作，通知CPU死机。
◎目前大多数主板都支持没有奇偶校验位的DRAM内存，系统的BIOS会锁定（Disable）奇偶校验功能，比较新的BIOS会自动检测主板的DRAM内存是否有奇偶校验位。
◎奇校验：D0～D7加起来有奇数个“1”，由74280Even接脚输出“0”作为校验位。
◎偶校验： D0～D7加起来有偶数个“1”，由74280Odd接脚输出“1”作为校验位。
◎奇校验检查：读取数据时，D0～D7再加上奇偶校验位由74280计算结果，如果共有奇数个“1”，则Even接脚输出“0”，Odd接脚输出“l”。若为偶数个“1”。则Even接脚输出“1”， Odd接脚输出“0”。
◎偶校验检查读取数据时， D0～D7再加上奇偶校验位由74280计算结果，如果共有偶数个“1”，则Even接脚输出“1”，Odd接脚输出“0”。若为奇数个“l”，则Even接脚输出“0”Odd接脚输出“1”。
不同主板如何使用无奇偶校验（Non-Parity）的内存
主板的功能和内存的结构一直在改进，所以在更新或扩充主板和内存的时候，就会碰到主板的CMOS Setup设置程序是否具有设置Parity Check Enable/Disable（偶校验启用／禁用）的功能，只有386或486的主机才有这种设置，因为586以上主板的BIOS大部分都已有自动检测内存是否具有奇偶校验位的功能，所以当您的386／486在更新或扩充的时候就要考虑是否能使用无奇偶校验（Non-Parity）的内存。有些主板的CMOS Setup设置程序没有这种设置，就无法使用这类内存，一般此种内存大部分是30 Pin的，因为72 Pin的内存已大部分用于后期的486或是较新的586主板，它们都是能自动检测无奇偶校验内存的主板。现将使用无奇偶校验的内存的方法和注意事项列举如下：
◎使用的是具有30 Pin内存插槽的386或486主板，则要注意是否能使用或必须设置无奇偶校验的内存。
◎当您使用7块内存芯片或3块内存芯片没有奇偶校验位的内存扩充的时候。
◎主板的BIOS有Parity Check Enable/Disable（奇偶校验启用/禁用）的功能或自动检测奇偶校验位的功能。
◎有些主板因有不兼容性问题而不能使用无奇偶校验的内存。

会员596

张先生说的精彩 不过没切中主题 9颗粒位的空闲位置难道是预留ECC校正芯片？ NO 我觉得不是 ECC芯片比内存颗粒小多了 ECC有专用的PCB板 和这个是两个概念

会员5083

晕，太专业啊，搞晕了，

好资料一定要顶的，先顶再看

会员2158

9颗粒位的空闲位置应该是预留ECC校正芯片的,我修一条联想服务器上的内存,上面就是9颗粒,带ECC,而且都是一样的的颗粒!搞不明白.

会员3847

ECC一般有12片的，也有9片取4位的，一般服务器用的。奇偶校验的一般就9片。

会员4922

大家要搞明白，楼主好像说的是那种我们常用的普通条，PCB板上中间有一个预留的芯片位，常见的是中间一般有一个电容或LED灯之类的。

会员9098

楼上的朋友才说到主题来了，但也许是我们看不懂他们的专业述语吧。

会员20031

太专业了.看不懂.慢慢学.