CLK_STOP信号问题

会员145803 · 发表于 2010-3-28 21:41:02

马上注册，获取阅读精华内容及下载权限

您需要登录才可以下载或查看，没有帐号？注册

x

HP NX6325 测试供电正常全板无时钟时钟IC供电晶振都正常时钟IC 上CLK-STOP 一直为低电平CLP—STOP 到Q40 C极中间R302 上拉电阻 Q40B极通过R3O3接VCC NB Q40 为NPN 三极管应为高电平导通开机后VCC NB 为1。2V 能过电阻R303 测试为0。67V 测C 极为0V Q40 导通是不是可以判断Q40 损坏？

会员142934 · 发表于 2010-3-28 21:47:37

CLK-STOP是不是时钟芯片的开启信号啊？

会员160794 · 发表于 2010-3-28 21:53:19

CLK_STOP是高电平有效吧？

会员145803 · 发表于 2010-3-28 22:02:07

哪位前辈帮忙分析下

会员160794 · 发表于 2010-3-28 22:11:52

把图纸放出来帮你分析一下。

会员145803 · 发表于 2010-3-28 22:19:03

HP NX6325 图纸！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！1

会员160794 · 发表于 2010-3-28 22:55:12

所有电压到齐之后时钟应该就出来了，如果还没有总时钟，很可能芯片坏了。

会员549 · 发表于 2010-3-28 23:14:42

NPN管Vbe电压大约0.7V左右就可以导通，所以图上的CLK_STOP为0V是正常的，管子没问题。无时钟条件都满足的话还是换IC吧

会员136564 · 发表于 2010-3-31 19:39:25

从这个图看来，你换时钟可能就好了！

会员56309 · 发表于 2010-3-31 19:58:09

看电路应该是低电平的

CLK_STOP信号问题

马上注册，获取阅读精华内容及下载权限

相关帖子

浏览过的版块