高速I/O板卡設計的介面問題

会员197908

高速I/O板卡設計的介面問題
設計專欄, 電路板設計, 電腦技術, 測試專欄, 數據採集

高性能實時DSP和數據採集系統的設計者遇到的最大困難就是數據的傳輸。產生數據流問題的因素有很多，而處理這些問題的傳統方法已不再可行。 Rodger Hosking Pentek 最近我們看到許多有關一些快速DSP和RISC處理器的介紹，它們分別在關於緩存、數據傳輸和存取的流行算法和複雜硬體設備等方面具有顯著的成果。 這些新的器件僅僅代表了目前由對高性能、低成本、低功耗、小體積DSP的需求在上升。例如，Analog Devices的21160 Hammerhead 處理器以100MHz的時鐘頻率運行，而且每10ns時鐘周期可執行6條浮點指令，從而使峰值功率達600MFLOPS。其48位元外部數據匯流排每15ns可傳送6個位元組，I/O傳輸速率最大為528MBps。 Motorola 400MHz的 PowerPC MPC-750盡管不是一種真正的DSP，但它可提供733MIPS以及400MFLOPS。藉由外部64位元數據匯流排，它與週邊設備間的峰值I/O速率可超過1000MBps。 Texas Instruments的TMS320C6202在4ns的周期內可平行執行8條32位元指令，運行速度達2000MIPS。片上多通道ALU和四通道DMA 控制器的結合可支持高速I/O週邊設備。藉由雙 32位元平行數據匯流排，它可以1,500MBps的組合速率向I/O設備傳送數據。 藉由採用這些處理器，電腦的速度不再成為實時應用的主要障礙。取而代之的是，一些在計算能力上的新成果可能會由於與週邊器件間的數據傳輸瓶頸而很快喪失其優勢。 任何實時系統底板中最明顯的問題是它是唯一共享的資源，且板間所有數據流必須藉由同一路徑的仲裁。底板在高性能系統中的作用從高速數據傳輸通道轉變為執行CPU和處理進程和週邊任務的主板間的控制、狀態和消息傳送機制。 中間層底板匯流排 中間層匯流排藉由在系統週邊和處理器間提供專用數據通道來改善系統性能以滿足實時性要求。它們可減小底板匯流排上的數據率，使得其他通訊更加易於實現。它們還允許一個系統中的多條中間層匯流排以提高總的數據傳輸率。 · PCI 中間層卡（PMC） PMC實際上獲得了高性能系統匯流排業界每一個板卡製造商的關注和支持，首先是VMEbus製造商，現在又增加了Compact PCI匯流排製造商。PMC 規範是兩個標準的結合：定義物理特性的通用中間層卡(CMC)格式和定義電氣介面的PCI標準。PMC模組的几何尺寸約為7.5 x 12.5 cm，這樣的尺寸允許多達兩個模組級聯到6U的VMEbus和Compact PCI板上。 模組可根據應用需要用2、3或4個64芯緊湊連接器級聯到載板上。前兩個連接器為32位元傳輸提供電源和所有信號。第3個連接器將地址/數據匯流排從32位元擴展到64位元。第4個連接器用來將64位元的用戶定義 I/O引到主板上。在6U的VME應用中，這 64個引腳通常連到P2底板連接器上的64個用戶定義引腳上。這樣方便了諸如VSB和RACEway等P2介面標準的介入。 除了4個板間連接器外，PMC規範允許藉由VME主板的前面板直接連接。一塊單獨的PMC前面板可藉由一個小孔與VME前面板齊平，以適合模組所需的任何專用I/O連接器。大多數PMC模組採用32位元介面，並可以132MBps的模組傳輸速率進行數據傳輸。 · 速度介面中間層（VIM) VIM規範領導著I/O性能的競爭，它是為滿足諸如'C6x的新型高速DSP的需要而開發的。VIM 160腳的處理器節點直接連接到每個DSP的私有資源上，且包含三種類型的介面。對高速平行數據，採用32位元平行匯流排與DSP板上的同步雙向FIFO相連接，可支持高達100MHz的傳輸速率，以400MBps的速率與DSP交換數據。這一通道特別適合於高速平行通訊信道，如前面板數據埠(FPDP)、光纖信道和RACEway，以及高速數據採集器件，包括ADC和 DAC。DSP板上的FIFO緩衝區藉由提供彈性儲存方式可消除I/O時鐘與DSP間的相互影響以支持DSP的有效DMA傳輸。對於串列數據，兩個全雙工的同步串列口可支持高達50Mbps的速率。這樣的數據位率適合於許多數位通訊產品、數位接收器和用於數據採集的串列編解碼器。VIM模組上的功能控制和狀態由一種通用微處理器介面支持，這一介面具有32位元數據匯流排、16位元地址匯流排和讀、寫、中斷控制線。這樣，DSP就具有了對模組上的每一個可程式器件的直接儲存映象能力。 圖1: 典型'C6x DSP板上的四種節點連接器，每個方塊代表一個處理器。注意VMEbus P2底板旁的全局/P2連接器。 200芯的全局/P2 VIM連接器(圖1)從全局匯流排上向中間模組引入了32位元數據和地址線。藉由這一通道，所有的四個處理器以及底板匯流排均可存取模組資源。這一連接器的最重要的部份是直接與VMEbus P2的64個用戶定義引腳相連的64個引腳。這些引腳已被一些常用工業底板介面如VSB和RACEway所使用。 在所有VIM結構中，DSP板和所有連接的VIM模組共用同一個單VMEbus槽(圖2)。這種方法的明顯優點是靈活、高密度、低成本和更快的I/O通道。 圖2: 連接到'C6x處理器主板上的兩個VIM模組。 為了滿足更多應用的不同需要，VIM規範中定義了5種不同形式的元素。目前可採用的VIM功能模組包括FPDP、 RACEway、數位接收器、平行 TTL I/O、串列I/O、多通道ADC和高速ADC。每種模組均利用了VIM提供的高速平行或串列介面，任何一個都與模組電路最佳匹配。 前面板匯流排 作為利用底板的另一種選擇，發展了几種前面板數據互聯策略，可藉由採用高速平行、串列連接在板間傳輸數據來減小底板的通訊量。兩種常用的標準包括TMS320C40 DSP comm 口和FPDP。 · 通訊埠 TMS320C40 DSP晶片具有6個20MBps的通訊埠，稱為“comm 口”。這些埠通常用來將'C40連接入不同的多處理結構中，但它們也可以用來連接許多系統週邊設備，如ADC和DAC、數位接收器、SCSI介面、數位通訊介面和TAXI適配器。 每個comm口包含一個帶有獨立'C40內部輸入輸出FIFO的非同步、雙向介面，可有效地緩衝輸入、輸出數據流。每一comm口可被分配到'C40中6個DMA通道中的任一個，作為主CPU計算的後台作業，自動進行數據傳輸。 · 前面板數據埠 FPDP現在已作為一種VITA標準被採用，它可在兩個或兩個以上VME板間提供32位元的平行前面板匯流排。它是一種單向同步匯流排，可提供很高的數據傳輸速率，並可根據所選用的實現方式以80MBps或160MBps傳輸數據。 規範定義了四種類型的FPDP器件：發送器、發送控制器、接收器和接收控制器。每個系統可能只有一個控制器和一個發送器。控制器發佈匯流排時鐘，由它決定數據傳送周期。發送器發送數據，接收器接收數據。FPDP系統具備可能有多於1個的接收器以支持多點或廣播應用。尚未準備完成數據周期的任何接收設備可不響應發送器，直到它準備就緒。由於對每一個所連接的接收器總是只有一個發送器和數據流，因此不存在尋址或匯流排仲裁的概念。 FDPD規範中支持兩種類型的數據選通： TTL選通和PECL選通。TTL選通可工作於50ns的匯流排周期，以使數據傳輸速率達80MBps。PECL選通採用25ns的周期支持160MBps傳輸。FPDP採用一種80芯扁平電纜，可一齊連接到80芯的連接器上，從而簡化佈線和電纜連接。FPDP現已被許多生產商採用，是一種公認的在系統各部份間傳送高速數據的簡單、快速、廉價的方法。 前面板串列介面 在系統實現中採用扁平電纜傳輸高速平行數據經常很不方便，因為電纜和連接器的尺寸相對較大，可支持的距離也比較有限。很難保証每一位數據都能無畸變地到達目的地。信號線之間也有可能產生串擾和不期望的RFI，除非電纜被很好屏蔽，這將增加連接的成本。 為了滿足這些需要，更高速的串列連接出現了。它們提供的一些性能優勢甚至可與最快的平行匯流排的性能相媲美。串列介面可採用同軸電纜和光纖電纜介質。與平行的扁平電纜相比，同軸電纜比較廉價、更為細小、屏蔽較好且易於黏著和連接。光纜應用的距離很長且完全屏蔽輻射信號。它還很安全，任何電磁信號不會從光纜中泄出。 對於需要高層協議用於網路連接或諸如文件傳輸等帶有消息和資訊頭的信號應用，光纖信道是常用的選擇。它可用光纖或銅纜實現，通常建於1Gbps的低層原始串列數據信道之上，以惊人的100MBps傳輸數據。 光纖信道支持許多常用的高層協議，包括智慧週邊介面 (IPI)、Internet協議(IP)、和小型電腦系統介面(SCSI)。它還支持3種不同的系統拓扑結構：點對點、交換結構和仲裁環，可滿足許多不同需求。 點對點系統連接兩個設備，如高速ADC和SCSI硬盤。藉由提供全雙工工作方式，可方便地進行連接並以最小的響應時間和成本提供最大吞吐量。交換結構的系統支持電腦和設備的大型網路，且需要交換機對設備間的適當連接進行路由分支。交換機利用包含在消息中的網路設備資訊進行工作，盡力維護結構中的多條通道，以使每一個網路設備得到最大限度的利用。 RACEway實際上不是匯流排，而是一種互聯結構，因此，它需要無匯流排的底板用於用戶定義的引腳。RACEway藉由一個獨立的與VMEbus底板相連的PCB印制板連接，採用交叉的插槽將64個用戶定義的引腳連接到P2連接器上。不同大小的印制板可連接最少2塊、最多20個VME插槽。 每一RACEway通道同步工作在40MHz， 可提供160MBps的數據傳輸速率。不久將出現的RACE++技術可工作在66MHz，提供264MBps的傳輸速率。