哪位大哥给个ADP3205的内部框图

会员233981

目前遇到了一款很纠结的机器。正在郁闷中。由于机器比较老所以不好找！哪位大哥有给发一下哈！

会员251654

ADP3205 引脚解释
PIN1：PSI#，输入信号，低电平有效，它作为电源状态指示。当为低电平时，表示 CPU进入了睡眠状态。它的有效表明当前 CPU 工作在一个轻负载状况。它经常与 STPCPU 的DPRSLPER 合并在一起去控制 ADP3205 的工作状态。
PIN2：HYSSET，模拟的输入输出信号，起滞后设置作用。作为输出信号时，它成为固定的参考电压。而作为输入信号时，可以通过一个外部对地电阻去设定其电流，这个电流可以用来设定 ADP3205 里的核心比较器和限流比较器滞后电流的大小。改变外部对地电阻可以电流的大小，从面会影响到反馈调整电路及限流电路的设定点。
PIN3-PIN8：VID5-VID0，核心电压编程信号组，输入信号。这些信号的组态代表的代码决定了除了浅睡眠时的内部 DAC 的电压大小 。从而调整输出电压。
PIN9：VREF，参考电压。它给启动和浅睡眠电压提供参考。
PIN10：BOOTSET，启动电压设定，这是一个模拟的高阻抗输入脚。在加电初始，当DACREF 还在提升时，启动电压将会检测这脚的电压值。这脚的电压可由接至 VREF 的分压电阻来获取。并且从 BOOTSET 脚至 DACREF 输出之间有一个非单增益放大器。
PIN11：DPRSET，浅睡眠电压设定，这是一个模拟的高阻抗输入脚。在浅睡眠模式，此脚将检测 DACREF 的电压。这个电压或由接至 VREF 的分压电阻网络获取。
PIN12：DPRSLP，浅睡眠控制信号输入，高电平有效。这是一个由系统的 DPRSLPVR信号发出的数字输入信号。当为高电平时将会进入浅睡眠工作状态。当它有xxxxxx，会通过断开 DAC 电阻网络来控制 DACREF 放大器的增益。而当它无xxxxxx，DAC 电阻网络恢复连接，并且输出电压的大小由 VID 代码决定。它还常用来去初始化 PWRGD 的屏蔽时间，以消除由 DACREF 触发的不稳定的动态核心电压。
PIN13：DPSLP#，深度睡眠控制信号，低电平有效。这是一个由系统的 STPCPU#信号发出的数字输入信号。当有xxxxxx，进入深度睡眠工作模式。
PIN14：PWRGD，电源好信号，高电平有效，漏极开路输出。需要外接一个上拉电阻至 VCC，它表示输出电压已经在被 VID 组态所要求的电压的误差范围之内。当 ADP3205被关闭，或在过压状态，或启动过程中，或 COREFB 电压超出了电源好信号的范围时，它将变为无效。
PIN15：CLKEN#，时钟合成器使能，输出，低电平有效。
PIN16：TPWRGD，电源好延迟时间设定。用它来设定从 PWRDG 有效到 DPWRGD 有效的延时时间。延时时间的长短由接至 VREF 的 RC 阻容网络来确定。电容在 PWRGD 有xxxxxx开始充电，当达到 TPWRGD 的阈限时结束。
PIN17：DPWRGD，延迟的电源好信号输出。这是一个漏极开路输出的数字信号，需要外接上拉电阻。当这个信号有xxxxxx，表明电源好信号的延迟已以结束，CPU 的复位能够终止。
PIN18：SD#，ADP3205 的关断，低电平有效。这是一个由系统 VR-ON 送来的数字信号。当它有xxxxxx，芯片将退出工作状态。此时芯片最低电流状态以获得最大节能。
PIN19：SS，软启动。这是一个模拟的输入输出信号。它的输出时作为一个可控电流源用来充放电一个外部接地电容；它的输入是一个表示消耗时间的检测电压。这个信号引脚来控制 IC 的软启动时间，和过流事件发生时到芯片锁定的时间。
PIN20：CLAMP，箝位，高电平有效，漏极开路输出。需处接上拉电阻。有xxxxxx表示核心电压需要箝位保护。为了获得更高级别的保护，CLAMP 可以开发成用一个冗余的参考电路或一个针对主调节回路的返馈通路来实现。当这个信号用了软启动电容时，它将定时控制信号，这时要有一个外部的电路保护机制，如保险丝或 AC 适配器限流，时间为软启动时间的 3 倍。在更普通更保守的配置中，此脚用一个外部 FET MOS 管来箝位核心电压。最初的保护是当检测到过压或在 COREFB 引脚上有负压时使 CLAMP 变为有效。当用了外接的FET 时，核心电压将会始终被箝位，直到 ADP3205 重新启用，这样可以在遇到硬件损坏时（如上下 MOS 管短路）断电或重复启动时一直保护 CPU。
PIN21：GND
PIN22：VCC，电源。这个电源连接到系统电源的 3.3V 上。
PIN23：COREFB，电压反馈输入。它是高阻的模拟输入信号，用来监测输出电压以设定 PWRGD 和 CLAMP 引脚的状态。建议加接 RC 滤波电路以滤除被监测核心电压的杂杂波和噪音。
PIN24：DACREFFB，反馈参考电压输入。此脚通过接至 CPU 电源上的电阻分压器获取电压输入。一般的，这信号由 DACREF 输出电压的边沿斜率(一个信号的电压有关的时间改变的比率)来控制的。斜率控制可以由低阻抗的 RC 网络来达到。
PIN25：DACREF，数模转换参考输出。这个输出电压是 VID 控制的参考电压，其主要功能是决定输出电压的调整点。在软启动阶段，这参考电压跟踪斜上升 SS 电压到一级识别的 BOOTSET 电压，直到软启动结束时终止。当软启动结束时，DACFEF 上升或下降到由 VID 编码确定的电压级别人。
PIN26：DPSHIFT，深度睡眠切换。这是一个模拟输入输出脚。作为输出时，它输出DACOUT 参考电压。作为输入时，是接地外部电阻的电流。当 DPSLP#时，这个电流用来设定 RAMP 引脚的切换偏置电流。当 DPSHIFT 有xxxxxx，会增加偏置电流并向下调整核心电压去确定一个最优级别以适合 CPU 工作在深度睡眠模式。根据 IMVP 规范用 DACREF电压作为参考去设定偏置电流使 DPSHIFT 成为由 VID 决定的固定比率。
PIN27：REG，调整电压和，输入。这是一个高阻输入，由 DACREF 和核心电压调整器的输出电阻取出的电压通过反馈回路求和。
PIN28：RAMP，线性斜坡反馈输入。RAMP 电压与对 REG 进行逐周期采样比较。在这脚上有多个或切换的电流源，逐周期的滞后设定由 HYSSET 脚决定，在深睡眠下的转换电流由 DPSHIFT 引脚决定。这脚的外部电阻设定调整回路的滞后数量级别。
PIN29：CS-，反向限流检测。这是一个高阻抗模拟输入。采用普通开尔文连接通过限流电阻连接到电流检测电阻的负节点上。
PIN30：CS+，正向限流检测。这是一个高阻抗模拟输入，它是由各个通道的 DRV 在高位时电流检测输入信号的结合点。在所有通道都关断时期，这脚的电压反映了各个通道的平均电流。这个复合引脚在通过与 RAMP 间的电阻网络送到内部核心比较器中。外部的RAMP 上电阻设定了由外部调节回路的对应的滞后时间。
PIN31：CS1，第一路电流检测输入。高阻抗模拟输入，用来提供第一通道的反向反馈电流信息。
PIN32：CS2，通道 2 电流检测输入。高阻抗模拟输入，用来提供第二通道的反向反馈电流信息。也常用来决定芯片是处于单相还是多相工作。如果此引脚连至 VCC 而不是连接到电流检测电阻，则不处于三相工作模式。此时，第二通道输出信号（DRV2）处于静态而没有开关脉冲输出；同时第一和第三通道的 DRV1、DRV3 有开关脉冲输出。这时用户可以选取择有一路还是两路去驱动一个单或双通道的电源输出。
PIN33：CS3，第三通道电流检测输入。高阻抗模拟输入，用来提供第三通道的反向反馈电流信息。这个信号也用来确定芯片是工作双相还是三相状态。如果此引脚连至 VCC 而不是连接到电流检测电阻，则不处于三相工作模式。芯片将工作在双相模式下，第三通道输出信号（DRV2）处于静态而没有开关脉冲输出。
PIN34、PIN36、PIN38：DRVLSD1#、DRVLSD2#、DRVLSD3#，对管中的下管关断信号，输出，低电平有效。它们是数字输出信号。当它们有xxxxxx，表示下管将被关断。在设计时建议将这些脚直接连至 ADP3415。这些脚在欠压和过压保护时为高电平，在有反向电压时为低电平。
PIN35、PIN37、PIN39：DRV1、DRV2、DRV3，驱动输出。必须连接到对应的通道。
PIN40：TSYNC，同步整流器的导通设置。模拟输入输出脚。在轻负载时，比如，当PSI#为有效的低电平且有一相段终止导通，所有相的共用定时器重新启动。当定时器启动时，相对应相的下 MOSFET 将保持导通。当定时器越时时，下 MOS 管会被关断。延时时间由外部 RC 网络来设定。R 电阻连到 VREF，并且给连接到地的电容 C 充电。当电容上的电压达到 TSYNC 的阈值时，定时器越时。当采用异步工作时，可将 TSYNC 接至地。

会员321561

奇怪，搞维修你要内部框图，有何用。pdf文件有的都不一定有

会员204264

我的一个 情况差不多

会员203031

给你一个芯片的网址
WWW.IC37.COM

会员377845

看看这个是不

会员9619

可以知道它的工作流程，逻辑结构。

会员233981

呵呵，谢谢各位大哥的回复，小弟不胜感激！