我也提个问题关于BST端的电容

会员141815 · 发表于 2010-1-11 08:09:54

ls
放电时间常数也是很小的原因是在dh为低电平的时候电容的上端通过一个10欧姆的电阻和mos管n3的g极相当于连接在一起也就是上端相当于接地下端是和n4的d极连接在一起这时候dl为高电平下管n4饱和导通也是相当于接地如此一来放电时间就非常小了不知以为然否

会员39683 · 发表于 2010-1-11 11:07:59

谢谢你的答复~我觉得论坛需要这样的交流~最近罐水的风气很严重，尤其在笔记本论坛，已经没有交流的气氛了。
你上面说的：
在dh为低电平的时候电容的上端通过一个10欧姆的电阻和mos管n3的g极相当于连接在一起也就是上端相当于接地。
不知出自何处？或者你说的可能是某一个DCDC芯片是这样工作的？

我觉得如果放电时间常数也是很小的话，那电容上端波形顶部会出现严重失真（如果其放电常数小于开关工作频率的话肯定会有一个很陡的下拉），从另一个简单的方面考虑如果是你说的那种情况，那个隔离二极管上端的电压会出现什么情况？
我刚才随便拿了个板子测了一下，抱歉我的波波数据线没了，平时只能拿手机充数哈哈~我想如果你手上条件允许的话可以随便拿个板子验证下。

会员141815 · 发表于 2010-1-11 12:34:28

内部的图是这样的

登录/注册后看高清大图

这里应该是一个比较器虽然不是直接连接的但是效果一样这个放电时间常数肯定没有芯片本身的频率高啦芯片的频率都在200khz到300khz之间电还没有放完电平都转换了n次了这个电容可以在每次下降沿加速一下下降的速度你意如何呢

会员39683 · 发表于 2010-1-11 13:56:08

本帖最后由大开幕于 2010-1-11 14:02 编辑

0。1UF电容通过10欧电阻对地放电时间常数是多少？
再说那也不是比较器，你硬说那是比较器的话其实还是回到了我上面说的。

这个电容的根本作用就是无边师傅说的。
我们所讨论的是什么？你问我这个电容有没加速效果这个我也不好说。
因果关系考虑，DCDC芯片的DH肯定是要提前于DL先关断的，同样DH在触发前肯定是DL先关断的，依稀记得芯片有一个延时功能在这上面，所以你说有加速作用吗？

会员39683 · 发表于 2010-1-11 14:05:14

对了，我上面说过有条件拿个板子测下，对各个PIN脚之间的转换关系，波形展开后细细品位。
太高兴拉很久没这么讨论了~又回到从前了哈哈~

会员195737 · 发表于 2010-1-11 16:33:57

晕，怎么我今天早上发的回复没出现的。不会是过不了核对吧！

会员141815 · 发表于 2010-1-11 17:26:18

我不反对有无边版主的看法啊
[url][/url] 电容的时间常数是t(涛这个我不会打）=rc=10欧姆*1*10-7次方法拉=10-6次方秒而这里的频率是我们按最低200khz来算是5*10-6次方秒既相当于最低频率的五分之一
另当dh关闭的时候 dl打开这时候电容充电当dh打开的时候 dl关闭这时候电容放电让上管更彻底的导通这个是没有疑问的吧当dh关闭 dl打开这时候电容的下端相当于接地瞬间当然拉低了dh这里的电位也就是加速上管退出放大区进入截止区

会员39683 · 发表于 2010-1-11 18:00:29

你既然已经算出来了，难道还看不出电容的放电时间要比那个周期快5倍吗。
其实你还是没明白我前面说的因果关系。
其实不往更深的地方考虑，你只要考虑如果按你说的DH关断时G级是通过10欧电阻到地的，你想想看那个隔离二极管上面的LDO会受到什么影响。
还是那句话，建议多找几个板子实际测下~

我觉得考虑东西不要抓着一个点，要多方面考虑。其实昨天我也是无意看到近来讨论下哈哈~{:3_54:}

会员141815 · 发表于 2010-1-11 19:02:12

本帖最后由潘雨晗于 2010-1-11 19:04 编辑

有两点你注意一下
1 电容既然能抬高dh的电位必然能降低dh的电位这是相辅相成的
2 你害怕二极管的一端接地不是和楼主害怕下管导通到地是一回事吗呵呵电压在10-6次方秒这么短的时间到地了有什么关系吗

会员39683 · 发表于 2010-1-11 19:18:04

本帖最后由大开幕于 2010-1-11 19:26 编辑

我想你应该去了解下二极管的开关速度~
我也真的建议你去实践一下，开发员在电路初步建立后即使是仿真通过，他们都会再亲自搭板一试。
答复你的两点。
1，我一直都没否定能降低啊？但在这里电容上端能降低到0吗？从这一点可以看出我上面说的一些东西看来都是白说~
2，在你看来 ~我~ 害怕二极管的一端接地 ~和~ 楼主害怕下管导通到地~ 是一回事的话，那我无话可说~到此结束~我不会再做什么答复了~
当我没来过

各位大婶阿姨讨论的气氛这么好怎么也没见加两小分鼓励下~{:3_64:}

会员141815 · 发表于 2010-1-11 19:30:35

本帖最后由潘雨晗于 2010-1-11 19:37 编辑

根据电容两端电压不能突变的原理在下管导通的瞬间电容的下端到0v的时候电容的上端就是0v 然后在时间常数10的-6次方秒的时间内上升到5v

会员195737 · 发表于 2010-1-11 21:17:34

唉，太客气了人家都不知道自已错了，就拿31楼的来说吧，纵使下管是导通接地，电容上端也不会变成0，如果真如你这么说，那些滤波电容你怎么解释，那些电容也是一端接地，一端接直流。还有就是计算时间的公式也不是这个。2个高手都没看出来吗？
请问这MOS管短路是怎么回事，是不是上管没关下管就导通了，而你说的正是这样，还说下管是为了拉低上管的S极。而且下管导通时升压电容上端是充电，但下端也同时在放电，同时给电感供电，不管你认不认同，这绝对不会错。如果有条件，你用示波器显下下管的电压，有事实我当然没话说。

会员141815 · 发表于 2010-1-11 21:54:35

本帖最后由潘雨晗于 2010-1-11 22:00 编辑

33# m456789

人之患在于好为人师老祖宗的话真的没错
ls 对于你我真的无语我现在终于知道论坛的高手为什么都只是在潜水都不做声都怕遇到你这样的学生啊你不懂我们来教你还都是义务的你连半懂不懂都算不上啊你完全是不懂不懂不是你的错你不懂还装懂那就不好说了

登录/注册后看高清大图

这些评分说明了什么这些赞同我的高手都是错的？
算了算我没有说以上的废话烦请管理员删掉这个帖子

会员195737 · 发表于 2010-1-12 06:56:22

我提问确实是不懂，不过从你们的回答中我慢慢的理解了，这确实要多感受谢你们，尤其是你，但是，难保你自个以前理解的时候就有些偏了。我一直在回复中说出我对你回答的疑惑，或说不解的地方，你看到了就当我这个地方不懂，你就没想过你可能以前就理解错了吗。不过我也支持删掉。

会员141815 · 发表于 2010-1-12 10:05:30

本帖最后由潘雨晗于 2010-1-12 10:44 编辑

楼上你强人是我错了我一开始就错了而且给我评分的都错了你是正确的
不过请问一句你知道什么叫夏虫不可以语冰吗我知道了

会员195737 · 发表于 2010-1-12 16:22:02

潘主不仅理论强，还很有文采，骂人都说的文皱皱的，不像那些说粗话的，叫人反感。潘主说的对，小子确实有些夜郎自大了！以后回帖，我尽量不带感情色彩在里面。

会员443499 · 发表于 2014-4-15 10:09:37

回路电压重叠升压

我也提个问题关于BST端的电容

评分

评分

浏览过的版块