780主板CPU没有供电的问题。。

会员395207 · 发表于 2013-9-24 20:16:39

马上注册，获取阅读精华内容及下载权限

您需要登录才可以下载或查看，没有帐号？注册

x

技嘉780主板，应该是雷击，。全板无供电。按照时序应是内存然后，CPU，。。。看图。。请教是不是必须有DDR18V，电源IC才会工作。现在是没有DDR18V，但是电源IC :6324的EN脚有高电平。。不工作。

如图：能教教。PWOK 和DDR18V如何控制CPUVDD_EN的么？？

会员680616 · 发表于 2013-9-24 21:25:41

这高手都到那去了也不出来一下

�*** · 发表于 2013-9-24 22:41:22

当 PWR OK信号为高电平时候导通Q54 这个场效应管使 5VSB电压加在 Q431场馆的 G级 CPUVDD_EN就会通过 S 级输出相反 DDR18V这个电压信号则为低电平状态使Q59这个截止状态才不会拉低5VSB电压

会员671869 · 发表于 2013-9-24 22:44:21

楼上是高手啊~·其实很多地方用这样的电路~·高电平不工作，低电平工作

�*** · 发表于 2013-9-24 22:45:19

liang12 发表于 2013-9-24 22:41

登录/注册后看高清大图

当 PWR OK信号为高电平时候导通Q54 这个场效应管使 5VSB电压加在 Q431场馆的 G级 CPUVDD_EN就会通过 S 级 ...

CPUVDD_EN信号电压就会通过 Q431场馆S 级输出相反 DDR18V这个电压信号则为低电平状态使Q59这个截止状态才不会拉低5VSB电压这样 CPUVDD_EN这个信号就能出来了自然 CPU就有供电了

�*** · 发表于 2013-9-24 22:54:42

□大□东发表于 2013-9-24 22:44

登录/注册后看高清大图

楼上是高手啊~·其实很多地方用这样的电路~·高电平不工作，低电平工作

我想这个电路是通过 PWOK 和DDR18 V电压信号的高低电平之间变化或 Q54 Q59场效应管之间的轮流导通方式控制CPUVDD_EN信号的产生

会员213535 · 发表于 2013-9-24 23:16:45

当 PWR OK信号为高电平时候导通Q54 这个场效应管使 5VSB电压加在 Q431场馆的 G级 CPUVDD_EN就会通过 S 级输出相反 DDR18V这个电压信号则为低电平状态使Q59这个截止状态才不会拉低5VSB电压

会员815240 · 发表于 2013-9-25 08:16:12

是不是Q59击穿了哦

会员395207 · 发表于 2013-9-25 08:16:31

liang12 发表于 2013-9-24 22:41

登录/注册后看高清大图

当 PWR OK信号为高电平时候导通Q54 这个场效应管使 5VSB电压加在 Q431场馆的 G级 CPUVDD_EN就会通过 S 级 ...

好像明白一点，请问：DDR18v，不是内存的供电么？？他是高电平啊。应该拉低5vSB吧。Q54喝Q
69是三极管还是场馆？？

会员702773 · 发表于 2013-9-25 08:27:01

看图形也能看出来

会员395207 · 发表于 2013-9-25 08:28:24

nisishei 发表于 2013-9-25 08:16

登录/注册后看高清大图

是不是Q59击穿了哦

我想知道EN 如何控制的。和DDR18V的关系

会员395207 · 发表于 2013-9-25 08:29:17

18361503242 发表于 2013-9-25 08:27

登录/注册后看高清大图

看图形也能看出来

就是看不懂啊。。讲讲不

会员815240 · 发表于 2013-9-25 08:39:53

本帖最后由 nisishei 于 2013-9-25 08:52 编辑

llxy766 发表于 2013-9-25 08:28

登录/注册后看高清大图

我想知道EN 如何控制的。和DDR18V的关系

当DDR1.8V正常后 POK也正常后 Q54 59 基极高电平都导通相当于与门电路 Q431 Q432 G极变成低电平待机电压在D极为高电平做为EN要是你这没有DDR1.8 就有En 就是59击穿吧 54 59三极管 431 432场管

会员815240 · 发表于 2013-9-25 08:59:34

这个过程 ddr1.8V正常------POK正常-------Q54 59基极高电平---- Q54集电极低电平-----431 432 G极低电平---431432 D极高电平

�*** · 发表于 2013-9-25 21:37:45

nisishei 发表于 2013-9-25 08:59

登录/注册后看高清大图

这个过程 ddr1.8V正常------POK正常-------Q54 59基极高电平---- Q54集电极低电平-----431 432 G极低电平-- ...

你指的 Q431和 Q432 D级处于高电平的话是这两个场馆处于截止状态时候判断的吗我想导通的时候 D级电压就会通过 S级接地拉低输出

�*** · 发表于 2013-9-25 21:44:49

llxy766 发表于 2013-9-25 08:16

登录/注册后看高清大图

好像明白一点，请问：DDR18v，不是内存的供电么？？他是高电平啊。应该拉低5vSB吧。Q54喝Q
69是三极管还 ...

是的是内存供电电压当这个信号为高电平时候会拉低 5VSB电压的 Q 54和 Q5 9应该是三极管才对

�*** · 发表于 2013-9-25 21:49:44

nisishei 发表于 2013-9-25 08:39

登录/注册后看高清大图

当DDR1.8V正常后 POK也正常后 Q54 59 基极高电平都导通相当于与门电路 Q431 Q432 G极变成低电平待机电 ...

这个 Q59击穿的话 Q431和Q432两个场馆应该也不会正常低电平导通的

会员316421 · 发表于 2013-9-25 22:55:39

我来结个贴：
首先amd主板开机时序还是很严格的：内存供电，cpu供电，桥供电，总线供电，楼上的二张电路图正好说明了这点。
第一张图：当S3开机时，Q72三极管2脚是高电平，3脚低电平，拉低Q78场管的2脚G极，D极3脚DDR18_en经上拉开启DDR18V内存供电。此时Q71三极管3脚低电平，2脚高电平去开启pwok。
第二张图:当pwok高电平到Q54三极管时，13脚导通5V，此时收到DDR18V电压正常的后，Q59三极管拉低Q54 1.3脚，Q431场管G极2脚为低电平，3脚D极经过上拉开启cpuVDD_en。如果此时内存供电没有出来，Q54下3脚和Q431 2脚为高电平拉低cpuVDD_en信号，充分说明了，上述所说，内存供电，cpu供电，桥供电，总线供电.Q432开启桥供电.

会员815240 · 发表于 2013-9-26 08:24:44

liang12 发表于 2013-9-25 21:37

登录/注册后看高清大图

你指的 Q431和 Q432 D级处于高电平的话是这两个场馆处于截止状态时候判断的吗我想导通的时候 D级 ...

EN要高电平的

�*** · 发表于 2013-9-26 10:23:39

nisishei 发表于 2013-9-26 08:24

登录/注册后看高清大图

EN要高电平的

这个 EN信号一般 PWM芯片发出开启主供电的信号

780主板CPU没有供电的问题。。

马上注册，获取阅读精华内容及下载权限

点评

相关帖子

点评

点评

评分

点评

点评

点评

点评

点评

浏览过的版块