请教一个问题，关于v5ref和v5ref_sus

会员34709 · 发表于 2012-7-13 17:41:35

马上注册，获取阅读精华内容及下载权限

您需要登录才可以下载或查看，没有帐号？注册

x

补充：
我已找到答案，各位自己看
V5REF / Vcc3_3 Sequencing Requirements
V5REF is the reference voltage for 5 V tolerance on inputs to the ICH6. V5REF must be powered
up before Vcc3_3, or after Vcc3_3 within 0.7 V. Also, V5REF must power down after Vcc3_3, or
before Vcc3_3 within 0.7 V. The rule must be followed in order to ensure the safety of the ICH6. If
the rule is violated, internal diodes will attempt to draw power sufficient to damage the diodes from
the Vcc3_3 rail.
This rule also applies to V5REF_Sus and VccSus3_3. However, in most platforms, the VccSus3_3
rail is derived from the 5 VSB on the power supply through a voltage regulator and therefore, the
VccSus3_3 rail will always come up after the VccSus5 rail. As a result, V5REF_Sus (which is
derived directly from VccSus5) will always be powered up before VccSus3_3 and thus circuitry to
satisfy the sequence requirement is not needed. However, in platforms that do not derive the
VccSus3_3 rail from the VccSus5 rail, this rule must be observed in the platform design as
described above

========================================================
关于INTEL南桥 V5REF 和V5REF_SUS
为什么要这样设计？

登录/注册后看高清大图

会员331401 · 发表于 2012-7-13 17:48:12

我知道，不告诉你。哈哈哈

会员381241 · 发表于 2012-7-13 17:51:57

等待高手解答，小弟也看不怎么明白。。

会员559231 · 发表于 2012-7-13 17:52:49

不清楚吖~！~望解释！~

会员331401 · 发表于 2012-7-13 17:54:31

是不是感觉有点多此一举的感觉呐直接上拉就好了，
个人感觉，是防止3VSB短路，电流过大烧南桥。说错了，另请大师指点。

会员331401 · 发表于 2012-7-13 17:56:04

补充一下：5VREF和5VREF_SUS是进那里就防止烧那里，不知道是不是进南桥的。

会员331401 · 发表于 2012-7-13 17:58:38

还是不对，反正我感觉是防止那个VCC3和5VSB短路，电流过大，烧掉后级，这个起到保护的作用吧。不知道对不对。

会员331401 · 发表于 2012-7-13 17:59:24

饼哥哥，有没有道理，讨论一下

会员479335 · 发表于 2012-7-13 18:10:50

就是防止3v短路。。。

会员34709 · 发表于 2012-7-13 18:12:47

图纸上只写，时序电路。至今没明白。白皮书也没找到。可能是我英语太差看不懂吧，期待高手出来解答

会员517498 · 发表于 2012-7-13 18:18:06

感觉像是起加速作用。饼哥在论坛内的威望太高了，都没人敢接题呀，有能耐你整3岁的，我们肯定抢答{:soso_e136:}

会员449808 · 发表于 2012-7-13 18:20:19

饼哥，如果你不知道，我估计大部分人更不知道了

会员482760 · 发表于 2012-7-13 18:34:26

是不是作为基准同时+也在检测两种供电。哈哈哈

会员602285 · 发表于 2012-7-13 18:36:08

早就注意到这个了就是不知道为什么要这样设计

会员52894 · 发表于 2012-7-13 18:44:15

这几个电路，有一个共同的功能，就是使输出电压（5VREF、5VREF_SUS、+ICH5_VREF）不至于被拉的太低，5V输入都有电阻，电流如果大了，电压被拉低，3V的输入就使上劲儿了。猜测这样的做的目的和5VREF这个信号的具体功能有关。 ------纯个人意见，欢迎拍砖。

会员610813 · 发表于 2012-7-13 18:58:19

{:soso__5973859901573596494_3:}不懂哟

会员105848 · 发表于 2012-7-13 19:04:53

我要继续学习。才能赶上你们

会员439233 · 发表于 2012-7-13 19:18:06

月饼发表于 2012-7-13 18:12

登录/注册后看高清大图

图纸上只写，时序电路。至今没明白。白皮书也没找到。可能是我英语太差看不懂吧，期待高手出来解答

卧槽，饼哥也搞不定。。那我要等到何年何月

会员587072 · 发表于 2012-7-13 19:27:42

本帖最后由韩荔于 2012-7-13 19:35 编辑

这个设计是稳定基准的，防止过压、欠压。NPN的三极管只能C流向E，当基准过流被拉的太低，3V过来帮忙。当基准过高的时候，稳压二极管D10就将它稳定在5V。

会员124331 · 发表于 2012-7-13 19:38:43

本帖最后由于兵于 2012-7-13 19:43 编辑

我估计是防止3VS 3VSB VCC3在空载或不正常状态下会超过5V吧,又或者是关机时3VS 3VSB VCC3通过5V电路放电

请教一个问题，关于v5ref和v5ref_sus

马上注册，获取阅读精华内容及下载权限

点评

评分

点评

点评