上下拉电阻

会员461372

学习了基础知识看到上下拉电阻有些迷糊麻烦请问上拉电阻与下拉电阻是上下拉了什么？电压还是电流  请帮忙解答下谢谢

会员586400

上拉电阻一般是用在信号上面，做上拉用，就是一端接电源（一般是３V或５V），一端接信号线路上，在此信号不受芯片控制时，为高电平就是和接电源端一样的，如果受芯片控制的话，就会是低电平，因为一般芯片控制时会把它接地。下拉电阻正好相反，常态时接地，控制时为高电平。

会员586453

    哦，原来如此呀。搞明白了

会员586438

上拉就是将不确定的信号通过一个电阻钳位在高电平！电阻同时起限流作用！下拉同理！ 　　上拉是对器件注入电流，下拉是输出电流；弱强只是上拉电阻的阻值不同，没有什么严格区分；对于非集电极（或漏极）开路输出型电路（如普通门电路）提升电流和电压的能力是有限的，上拉电阻的功能主要是为集电极开路输出型电路输出电流通道

会员576467

还不是很明白，是不是说上拉电阻把原本弱的信号通过其上拉为稳定的信号，上拉电阻一般阻值很大么？上拉电阻一边电压为低电平，另外一边为高电平么，到底是什么意思呢

会员195273

上拉电阻就是把不确定的信号通过一个电阻钳位在高电平，此电阻还起到限流的作用。同理，下拉电阻是把不确定的信号钳位在低电平。上拉电阻是指器件的输入电流，而下拉指的是输出电流。
那么在什么时候使用上、下拉电阻呢？
1、当TTL电路驱动CMOS电路时，如果TTL电路输出的高电平低于CMOS电路的最低高电平（一般为3.5V），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。

2、OC门电路必须加上拉电阻，以提高输出的搞电平值
3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。

4、在CMOS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻降低输入阻抗，提供泄荷通路。

5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限，增强抗干扰能力。
  
6、提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。


7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。 另外，上拉电阻阻值的选择原则包括:

1、从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小。   
2、从确保足够的驱动电流考虑应当足够小；电阻小，电流大。  
3、对于高速电路，过大的上拉电阻可能边沿变平缓。