只需一步,快速开始
您需要 登录 才可以下载或查看,没有帐号?注册
image.png (54.24 KB, 下载次数: 5)
下载附件 保存到相册
2020-12-3 18:20 上传
使用道具 举报
mafan7777 发表于 2020-12-3 18:36 高电平
image.png (113.2 KB, 下载次数: 0)
2020-12-3 18:41 上传
QQ图片20201204120735.png (45.8 KB, 下载次数: 6)
2020-12-4 12:09 上传
mygodaaa 发表于 2020-12-03 18:40 本帖最后由 mygodaaa 于 2020-12-3 18:42 编辑 但电路图里 DDR15V_EN没发现上拉供电 ,这个信号是怎么产生的呢~~?? 各位大师 师傅求指导 是DDR15_ADJ 上拉产生的??
mygodaaa 发表于 2020-12-03 18:47 当SLP_S3产生 拉低Q75 Q74 同时拉低 DDR15_EN ????这个信号为什么要拉低呢
lpluohao 发表于 2020-12-5 13:22 不是拉低,是要让这两个场效应管截止,
lpluohao 发表于 2020-12-5 13:17 不需要上拉。PWM芯片输出脚反馈过来经过电阻到这脚。
AZASR半月 发表于 2020-12-6 09:30 s3 s5是休眠信号,这个产生电压会拉低
mygodaaa 发表于 2020-12-07 23:07 默认进入休眠状态的话开始是低电平 上电后就是高电平了吧
本版积分规则 发表回复 回帖后跳转到最后一页