迅维网

标题: VCORE_NB和APU_VDDPA/B分析 [打印本页]

作者: kdxa2295 时间: 2016-5-4 12:58
标题: VCORE_NB和APU_VDDPA/B分析
近日闲着无事，店里没什么生意，于是对以前收集的资料进行分析，无意看中了A55的时序，在映像中徐总以前发过一篇帖子讲的就是时序，但是对VCORE_NB和APU_VDDPA/B（APU_VDDPA 和 APU_VDDPB 为方便就简写下，实际上为2个信号）这两个信号具体的定义一直模糊不清，于是在论坛搜索了很多帖子，有很多说法，这里给出徐总的定义，如下图

（上图电路图不是很清楚，下面放上张高清）

因此，VCORE_NB APU_VDDPA 按上述图可以解释为都是给CPU内部的 “内存控制器” 供电。
于是有疑问，为什么同一内存控制器需要两种电压来供电，这不矛盾吗？因此作以下猜测：
①、内存控制器有2种，VCORE_NB 、APU_VDDPA为两种内存控制器供电
②、内存控制器只有1种，但是控制器作为一个整体需要2种供电，VCORE_NB 、APU_VDDPA为同一内存控制器提供两种供电
于是，对于内存控制器搜索了很多资料，终于在APU的介绍里找到了解答，如下图

，
两张图很明显，内存控制器只有一个，并且在APU种，CPU和GPU是共享内存控制器的，因此排除了猜测①，但是又想了下，猜测②一定就对了吗？
先对一些英文作翻译
UVD：Unified Video decoder 通用视频解码器
Graphocs SIMD Array：SIMD图形阵列
Multimedia：多媒体
而在APU定义中有关于LLANO的低功耗图，如下

先说下LLANO，是一种计算机用语，Sabine平台技术，Llano是即将上市的A系列APU，采用32nm工艺
在上图的右上角有这样一段话：
Single shared VDDNB Plane between GPU,UVD,Graphics memory controller and Northbridge 意思就是在GPU 、UVD 、图形内存控制器、北桥之前共享VDDNB且是唯一的，（这里的图形内存控制器 ≠ 内存控制器，是GPU显存），但VDDNB 是否就是VCORE_NB？上一张GA-A55M-DS2的图，如下

如图，VDDNB是为脚位定义，明显是同一种意思。因此VCORE_NB（VDDNB）不对内存控制器供电，ATX的+3V + 5V给主板的多数元件供电的话，那么如果把APU比作ATX，VCORE_NB（VDDNB）就有些类似+3V +5V

这样，就剩 APU_VDDPA/B （APU_VDDPA 和 APU_VDDPB）了，先上 GA-A55M-DS2两张图，如下

APU_VDDPA 对APU的 VDDR 、VDDP脚位供电
APU_VDDPB 对APU的 VDDR 、UMI模块供
VDDP，徐总意思是PCIE供电，如下图

但感觉还是很模糊，于是找到了APU中北桥的解释以及GA-A55M-DS2的框架，如下图

因此对APU_VDDPB对UMI模块供电的意思就一目了然了：UMI总线，即APU_VDDPNB为UMI总线供电，而徐总说的 “VDDP----PCIE供电”实际上就是 ”VDDP-----UMI总线供电“
最后VDDR才是 “内存控制器” 供电，由 APU_VDDPA 、APU_VDDPB 供电

附上：徐总A55M时序分析贴直通车：http://www.chinafix.com/thread-857458-1-1.html
GA-A55M-DS2 1.01 图纸在上面链接有就不上传了

另外，题外话，如下图

图中正下方 Display PPL ，不知道是我看错还是图有误，应该是PLL啊

以上纯属个人理解，如有错误，欢迎大神

作者: 陈祖平 时间: 2016-5-4 13:01
楼主不错，

作者: 1271092608 时间: 2016-5-4 17:26
楼主应该能与老徐比肩了

作者: huahui636 时间: 2016-5-4 20:44
真腻害，楼主自己开店，有没有经验分享的啊

作者: mzvihv 时间: 2016-5-5 11:21

这么高深的东西看不懂

作者: cvbbvcmv 时间: 2016-5-5 13:16
不错，学习了。继续努力

作者: michaelgx 时间: 2016-5-22 01:15
看了三遍啊才理解，楼主厉害可以搞研发了。

欢迎光临迅维网 (https://www.chinafix.com/)