迅维网
标题: 实地小白笔记本一期学员学画时序图及分析时序过程 [打印本页]
作者: 王艳雄 时间: 2015-7-28 04:03
标题: 实地小白笔记本一期学员学画时序图及分析时序过程
本帖最后由 王艳雄 于 2015-7-28 04:54 编辑
本人不才，笨鸟学飞！7月份实地笔记本一期即将学完，下月初将步入笔记本二期的学习，查图总结画Intel_纬创_VITAS_HP CQ45(PM45)时序图，望各位大神看到后不吝赐教烦劳指正，在此谢过！首先上一张整图如下：整图看不清可以参考后续放大的图片，另外最后附有编写的时序步骤，不正确之处望指正，再次谢过！
Intel_纬创_VITAS_HPCQ45(PM45)硬启动工作流程
1、 RTC电路分析：在没有插入适配器或电池时， 由3V纽扣电池通过U79双路选择的肖特基二极管给南桥的RTC电路模块VCCRTC脚供电，南桥在得到供电后给所接的32.768KHZ的X6晶振供电使得晶振起振给南桥提供RTCCLK，接着产生RTCRST#、SRTCRST，RTC电路正常工作用以保持内部时间的运行和保存CMOS信息。
2、 保护隔离电路分析：
a、接入适配器的适配器电压19V通过R15（200K）和R322（100K）分压，使得P沟道的MOS管U50的G极电压为6.3V，Ｓ极为19Ｖ，（19－6.3＝12.7）S极与G极的压差达到完全导通的条件使得U50自导通产生19V的AD+。 AD+送给P沟道的MOS管U44的G极使U44截止电池被隔离。AD+经过Ｕ49的体二极管产生小电流的公共点DCBATOUT。AD+给MAX8731A的DCIN供电，同时AD+通过R3（383K）和R1（49.9K）分压给ACIN得2.19V，MAX8731A得到DCIN主供电后，内部的稳压器产生5.4V的LDO输出MAX8731_LDO经过R5绕回给VCC供电，芯片内部的稳压器产生4.096V的REF参考电压。当ACIN大于REF/2时，ACOK开漏输出。
b、由MAX8731_LDO分压产生3.3V的高电平ACAV_IN一路控制Q15导通拉低AD_IN#（通往EC的适配器检测信号，低电平有效），ACAV_IN的另一路控制U48导通对地使得R12和R9形成分压，产生6.1V左右的电压P沟道的MOS管U49的G极，U49的S极是小电流的公共点电压18.3V，S极与G极的压差12.2V，U49完全导通产生大电流的公共点DCBATOUT。
C、当只有接电池时电池电压BT+先通过U44的体二极管到U44的S极产生小电路的公共点，U44的G极通过R21接地，这时U44的S极电压远远大于U44的G极电压且大于4.5V,此P沟道MOS管U44完全导通产生大电流的公共点电压，另外此时ACAV_IN为0V，U48截止，电池送过来的公共点电压直接同时送到U49的G极和S极使U49完全截止达到隔离适配器。
3、EC待机电路分析：
a、公共点DCBATOUT给待机芯片U31（TPS51125）的VIN脚供电，EN0通过820K的电阻R272接地，设定为自动开启线性电压，TPS51125输出线性电压+3VL与+VL, +3VL通过转换为+3VL_KBC送往EC给EC提供待机供电。
b、EC待机供电正常后，EC给所接的晶振X3供电使晶振起振，提供32.768KHZ给EC做待机时钟。
c、+3VL_KBC通过电阻R476上拉VCC_POR#产生EC的待机复位。
d、EC通过86/87/90/92的SPI总线读取U20的程序，配置自身GPIO脚位。
4、南桥待机电路分析：
a、EC的待机供电、待机时钟、待机复位、程序都正常后，如果检测到AD_IN#为低表示适配器已插入，EC会自动发出3.3V的高电平PWR_S5_EN；如果检测到AD_IN#为高，EC需要收到触发信号KBC_PWR_BTN#后才会发出PWR_S5_EN。
b、PWR_S5_EN分别通过U27和U28的转换去控制TPS51125的1脚和6脚只能通过各自的160K电阻接地，TPS51125的1脚和6脚通过电阻接地，可以开启PWM，并作为极限电流设定。
c、TPS51125输出3D3V_PWR和5V_PWR，供电正常后，开漏输出ALL_PWRGD。3D3V_PWR过隔离点更名为+3VALW给南桥的VCCSUS3_3脚提供待机供电，5V_PWR过隔离点更名为+5VALW过电阻R549后给南桥的V5REF_SUS供电。
d、EC发出PWR_S5_EN后，延时发出PM_RSMRST#被+3VALW上拉为高电平，经R499更名RSMRST#_SB送给南桥的RSMRST#脚告诉南桥待机电压电源好。
5、触发电路分析：
a、当按下开机键产生高低高的脉冲信号KBC_PWR_BTN#给到EC的95脚，EC在待机供电、待机时钟、待机复位、程序、适配器检测、休眠信号，逻辑都正常后会在117脚发出PWRBTN#_SB的高低高脉冲信号送给南桥的PWRBTN#脚。
b、南桥在待机供电，RTC的供电、时钟、复位，BATLOW#且收到RSMRST#，逻辑均正常后，会依次置高SLP_S5#（此机此信号未采用）、SLP_S4#、SLP_S3#。
6、供电电路分析：
a、PM_SLP_S4#、PM_SLP_S3#都送给EC，用于同步时序。
b、同时PM_SLP_S4#和PM_SLP_S3#都会送给U46（TPS51116），PM_SLP_S4#控制内存主供电+1.8V和内存基准电压DDR_VREF_S3的产生；PM_SLP_S3#控制产生内存的VTT供电+0.9VS，当TPS51116输出电压工作正常后，开漏输出ALL_PWRGD。
c、PM_SLP_S3#分别通过转换控制U33和U36将+3VALW和+5VALW转换为+3VS和+5VS，PM_SLP_S3#还送给U45控制产生总线供电+1.05VS，此芯片工作正常后PG脚开漏输出ALL_PWRGD。
d、PM_SLP_S3#还到U15（G972）控制输出桥供电+1.5VS。
e、PM_SLP_S3#还送给U8控制输出显卡的PCIE总线供电+1.1VS。
f、PM_SLP_S3#还送给U22控制产生显卡的核心供电VGA_CORE_S0，显卡核心供电正常后芯片开漏输出PG被+3VS上拉产生+1.8VS_EN通过转换来控制U64产生显存和显卡的显存控制模块供电+1.8VS。
j、待机供电、内存供电、总线供电都正常后产生的ALL_PWRGD，送给了CPU核心供电芯片U73（ISL6260）的35脚VRON开启脚，使得U73驱动U71和U58最终产生CPU核心供电+VCC_CORE。
7、时钟电路、PG复位电路分析：
a、CPU核心供电正常后由其电源管理芯片U73的CLK_EN#脚发出低电平的CLK_EN#信号通过Q21的反向后转为高电平的VRMPWRGD信号给到南桥的VRMPWRGD脚，南桥收到此信号后发给时钟芯片一个CK_PWRGD给时钟芯片开启各路时钟。
b、CPU电源管理芯片的PG脚发出一个CORE_PWRGD信号与PM_SLP_S3#和U62发出的G792_RST#三个信号相与产生一个PM_PWROK送给南桥的PWROK脚（同时也送给北桥）
c、南桥收到VRMPWRGD和PWROK后，这两个信号在其内部逻辑相与从南桥的CPUPWRGD脚发出H_PWRGD给CPU产生CPU的PG，同时南桥从PLTRST#脚发出PCI_PLTRST#再通过U78转换为PLT_RST#信号发给北桥、EC、网卡、MINI_PCIE卡、诊断接口等各个设备提供复位。
d、北桥收到PLT_RST#复位信号后，北桥发出H_CPURST#给CPU的RESET#脚为CPU提供复位条件，CPU在自身供电、时钟、PG、复位条件全部正常后开始寻址跑码，硬启动完成。
最后附一个文字部分的附件如下：
Intel_纬创_VITAS_HP CQ45(PM45).rar
(7.19 KB, 下载次数: 57)
这么认真呀 。你要找老师教下你RST过后 的精髓 到时候分享出来
我来给你加分了 。
看来小伙子学的不错啊，自创的