UP7501控制逻辑分析 - 迅维网

网络、论坛苦找，没有找到UP7501的数据手册，一直纠结其控制原理，今天闲来有空，所以根据徐老师提供的时序图对UP7501的控制逻辑原理做了一下分析，希望大家能够用得上，更直观、方便分析V星系列图纸双路供电原理，请多提供宝贵意见。(个人理解，不一定对，高手勿喷！)

这是V星7607图纸截图：

这是图纸中提供的控制逻辑表，说实话，我没看懂~~~

这是论坛上徐老师提供的UP7501时序图：

自己列的逻辑表如下，只考虑实际用到的三种状态

结合以上控制逻辑表和时序图，得出结论：

① SL_S5#不论为高还是为低，5VSB_DVR都会输出高电平，只有SL_S5#为高，SL_S3#为低时，它才输出低电平。

② 5VCC和12VCC是随SL_S3#的变化而变化的，既SL_S3#为高，5VCC和12VCC都为高；SL_S3#为低，5VCC和12VCC都为低。

③ 5VSB一直都为高的（ATX电源插入的情况下）

注：由于5VCC和12VCC是由SL_S3#开启或关闭电源产生的，所以会有一定的延时，从面时序图上很容易看出。