迅维网

标题: CPUPWRGD控制信号疑问 [打印本页]

作者: 5656284 时间: 2013-10-19 20:44
标题: CPUPWRGD控制信号疑问

上图中的这个CPUPWRGD月饼老师说只有CPUSTP#为高电平时，场管MN18才导通，PWRGD_CPU才由VTT_OUT_L上拉为1.2V高电平。
我怎么觉得CPUSTP#为高电平时，DS导通，PWRGD_CPU是由VTT_OUT_L和PWRGD_NB共同上拉得到高电平（除非PWRGD_NB为0V才能拉低PWRGD_CPU）。
另外假如CPUSTP#为低电平时，DS截止，PWRGD_CPU是由VTT_OUT_L上拉得到高电平。
这样看来CPUSTP#无论为低电平还是高电平（前提是PWRGD_NB为高电平），PWRGD_CPU均为高电平，CPUSTP#这个信号没办法控制PWRGD_CPU电平的高低呀？怎么回事呢？
求大师指点迷津！！

作者: wanggl 时间: 2013-10-19 21:46
这就是条件，要是CPUSTP#不出，PWRGD_NB就不出，条件不满足，就算VTT_OUT_L上拉得到1.2一样没有用。。

作者: 小兔子乖乖哈 时间: 2013-10-19 21:47
我觉着也是

作者: mjnbalj23 时间: 2013-10-19 22:03
这什么芯片组的啊！？

作者: pokeryao 时间: 2013-10-19 22:42
时序条件很重要，而且也不能乱，乱则出问题，所以在平常搞维修中改电路时一定也得考虑到一些重要因素！

作者: anfiveyears 时间: 2013-10-19 23:58
知道时序，一切都好办，我现在就是对时序头痛

作者: 金格 时间: 2013-10-20 01:29

mjnbalj23 发表于 2013-10-19 22:03

登录/注册后看高清大图

这什么芯片组的啊！？

矽统--sis 芯片组 1、Intel(美国英特尔)
2、AMD(美国超威半导体)
3、NVIDIA(美国英伟达)
4、ⅥA（中国台湾威盛）
5、SiS（中国台湾矽统科技）
6、ULI（中国台湾宇力）
7、Ali（中国台湾扬智）

作者: 风中飘钱 时间: 2013-10-20 08:05
是哦，我看了图也是一样的疑问！有没人帮解答下

作者: mjnbalj23 时间: 2013-10-20 11:40

金格发表于 2013-10-20 01:29

登录/注册后看高清大图

矽统--sis 芯片组 1、Intel(美国英特尔)
2、AMD(美国超威半导体)
3、NVIDIA(美国英伟达)

历害

欢迎光临迅维网 (https://www.chinafix.com/)