迅维网

标题: 华硕Z9100G超频疑问 [打印本页]

作者: 大只佬 时间: 2011-4-23 12:00
标题: 华硕Z9100G超频疑问
最近无聊兼空虚，就想把手头的一台华硕Z9100G超频。该机器配置是CM370+855pm（B1 step）+9700m，PLL是ICS950815，电路和论坛上A3N的电路图大部分相同。想把cpu外频超133，也在网上找了点资料，先把cpu的BSEL1接地（连C15、C16），ICS950815根据电路图只要把FS0、FS1都高电平就可以强制输出133了。我先把FS1挑开，外频无变化。把FS0和FS1连在一起，还是没变化。测两脚电压都是0。于是把1脚VDDREF的3.3v飞线过来，这下两脚都是高电压了，还是没变化。奇怪了，再看pdf，5脚FS3/PCICLK_F0也要高电平吗？但看pdf的解释是Free running PCI clock not affected by PCI_STOP#，应该是一个输出脚来的。测电压1.6几v，不管了，没有挑开FS3直接飞线VDDREF过去。结果开不了机。断开飞线，还是100mhz的输出。现在可是一筹莫展了。
本人不懂修笔记本，但pdf还是能看懂一点的。搞不懂为何PLL的外部条件影响不了频率输出。求高手释疑！

作者: 月饼 时间: 2011-4-23 15:54
A3N 时钟5脚左边好像有个1.5 1.8v的。看看吧
对时钟的这些没有研究。搞研发的人才去研究。。

作者: 大只佬 时间: 2011-4-24 01:53
回复月饼的帖子

多谢老大回复。本以为时钟的问题对你们来说应该是和时序之类了解得很透彻的东西，结果是连你也没有研究。
发这个帖子只为了解时钟芯片的工作过程，研究的意义远大于结果。希望能引出更多的高手指导一下。

欢迎光临迅维网 (https://www.chinafix.com/)