迅维网

标题: ics950211自己翻译的pdf，有错的地方请前辈们指出来！！ [打印本页]
作者: miaopeng    时间: 2010-6-6 17:05
标题: ics950211自己翻译的pdf，有错的地方请前辈们指出来！！
自己翻译的，估计有很多错的地方，请前辈们指正
1,8,14,1932,46,50
Vdd
Pwr
3.3v供电
2
X1
In
晶振输入，配有内部负载电容以及从x2来的反馈电阻
3
X2
out
晶振输出，标称14.318晶振，配有内部负载电容（33pf）
4,9,15,20,2731,36,41,47
Gnd
Pwr
3.3
24,23,22,2133
3v66（5:2,0）
Out
3.3v为hub提供66mhz固定时钟
7,6,5
Pciclk_f(2:0)
out
3.3v Pci时钟输出
10
Wden
In
看门狗电路的硬件使能信号。当被拉高有效
Pciclk0
Out
3.3v pci时钟输出
18,17,16,1312,11
Pciclk（6:1）
Out
3.3v pci时钟输出
25
Pd#
In
异步低电平输入引脚用于使设备断电进入节能状态。内部时钟振荡器停止，vco和晶振被停止。电源切断其延迟时间不会大于为3ms。
26
Vdda
Pwr
3.3v模拟电源
28
Vtt_pwrgd#
in
芯片使能信号
30
Sclk
In
Ic5v耐压电路的时钟脚
29
Sdata
I/o
Ic5v耐压电路的数据脚
34
Pci_stop#
in
当除了pciclk_f引脚之外的pciclk引脚输入低压信号，在逻辑0级悬停pciclk时钟
35
3v66_1/vch_clk
out
66m或48m输出选择端
Fs4
In
逻辑输入频率选择位，接入电源输入被拉高
37
Avdd48
3.3v模拟电源
38
48mhz_dot
Out
Dot的3.3v固定48mhz时钟输出
39
Fs3
In
逻辑输入频率选择位，接入电源是输入被拉高
48mhz_usb
Out
为usb 输出3.3v 固定48mhz时钟
42
I ref
Out
Cpuclk的电流参考引脚，该引脚需要与一个一端接地的精密电阻相连才能建立合适的电流

作者: 73455855    时间: 2010-6-6 21:29
能看懂一点点，楼主很认真哦



欢迎光临 迅维网 (https://www.chinafix.com/) Powered by Discuz! X3.4