迅维网

标题: 关于时钟信号的定义 [打印本页]

作者: 错误的相遇 时间: 2010-5-28 11:27
标题: 关于时钟信号的定义
很多板子上标注有CPUCLK0,CPUCLK0#,SATA_CLKP,SATA_CLKN,感到很费解，我的理解是不带#的是高电平，带#的是低电平，带P的是阳极，带N的阴极，不知道我的理解是否正确。
另外，这些时钟信号为什么要成对的使用CPUCLK0与CPUCLK0#是一对，SATA_CLKP与SATA_CLKN是一对，它们成对使用的作用是什么，跪求达人指点，感谢！

作者: wyf55 时间: 2010-5-28 11:45
我也想知道，期待有人回答

作者: 凝海 时间: 2010-5-28 11:54

不知道哪句话又犯忌讳了，呵呵，这样能看清不？

作者: 错误的相遇 时间: 2010-5-28 12:11
三楼的说得好深奥啊，我说的不是指的这个，我是说时钟，你说的是触发信号哦，干脆我这么说吧，成对出现的时钟如果反应在示波器上应该有什么波形上的区别，够直白了吧？另外，你说的S3#,能再解释清楚一点吗，感觉好深奥啊，我知道SLP_S3#是南桥发给IO的控制信号，接上电源后为高电平，上电后也为高电平，触发时有跳变，那么开机和关机到底在什么信号上面有区别，难道是IO?也就是说，IO监视当前的电源状态，如果是S0那么接到S3#信号就关机，如果是S3或者S4，接到S3#信号就开机，这样说对吗？

作者: 米奇 时间: 2010-5-28 15:45
这类的帖子网站很多啊

作者: 逸风 时间: 2010-5-28 17:48
差分信号是成对输入输出的
SLP_S3#在待机时为低电平，触发后高电平

作者: 天照帝 时间: 2010-5-28 18:05
CPU那个是用的差分时钟，波形是正好相反的

欢迎光临迅维网 (https://www.chinafix.com/)