迅维网

标题: 时钟信号的问题！！！ [打印本页]

作者: 尽我所能 时间: 2009-11-28 15:34
标题: 时钟信号的问题！！！
这两个时钟芯片，CPU_STP#和pci_STP#,在开机后为3.3V。VTTPWRGD#/REF1和VTTPWRGD#/PD是不是也要为高电平？

VTT_PWRGD#/PD

3.3V LVTTL input. This pin is a level sensitive strobe used to latch the FS_A,
FS_B, FS_C and ITP_EN, 96MSS_SRC_SEL inputs, SEL_CLKREQ. After
VTT_PWRGD# (active LOW) assertion, this pin becomes a real-time input for
asserting power-down (active HIGH).

请大家帮忙看看这段英语的意思大概是什么？

CY28442ZXC-2.pdf

290.73 KB, 下载次数: 1, 下载积分: 下载分 -2 分, 下载 1 次

CY28347ZC.pdf

230.76 KB, 下载次数: 4, 下载积分: 下载分 -2 分, 下载 1 次

作者: 南风面 时间: 2009-11-28 15:58
你看看这张图.

: 登录/注册后看高清大图

作者: -我心飞翔 时间: 2009-11-29 21:11
VTTPWRGD#应该是时钟的开启信号，，低电平有效，，，低电平证明时钟芯片正常工作
CPU_STP#应该是由南桥发出的停止CPU时钟的信号，也是低电平有效，正常工作时，应该为高（因为如果为低，CPU就没有CLK信号了）当CPU的VRM—GD信号未正常到达南桥时或在S3状态时CPU_STP#被置为有效，，以上为个人理解不对之处请高手指正

欢迎光临迅维网 (https://www.chinafix.com/)