迅维网

标题: NV显卡的Power Down Sequence是如何实现的？ [打印本页]

作者: xlee5168 时间: 2025-10-28 00:34
标题: NV显卡的Power Down Sequence是如何实现的？
本帖最后由 xlee5168 于 2025-10-28 01:36 编辑

起因是一台天选的游戏本，报的故障是屏不亮。客户自己换过屏的。开机后可以亮机。多次测试偶尔不亮。电流跳变都正常，键盘大小写也可以正常切换。关机发现电流停在0.7A@20V，拆机发现显卡和CPU都是满满的焊油。经过仔细测量，所有S5的供电都在（3V/5V/1.8V/0.75V),所有SUS_ON供电和RUN_ON都关闭，但是一个RUN_ON控制的+3V电压有1.4V左右，排除了转换管漏电。显卡所有供电都在。源头开启信号DGPU_PWR_EN是1.8V，各个供电的PG也是正常的。NVVDD_PGOOD和 PS_FBVDD_PGOOD 正常，这两信号经过二极管VD5的与门结构输出给CPU的DGPU_PWROK是0.4V(开机时是1.8V).PEGX_RST#是低电平。+FBVDDQ +NVVDD PEX_VDD
问题是下面参考图的显卡的Power Down Sequence是如何实现的？

这个机器有EDP MUX芯片，可以集显独显输出切换，现在我直接把DGPU_PWR_EN接地，UMA_ONLY接地，关闭独显电压用集显测机中。

作者: liupinganxinkej 时间: 2025-10-28 18:24
这个找个华硕相近的图纸看一下

欢迎光临迅维网 (https://www.chinafix.com/)