申请加精：“内存槽不能用”故障的排查依据和方法及一次维修经历（DDR3） - 迅维网

引脚供电或信号名称			脚位编号	脚位电压	时序	供电来源及功能说明
V星	华硕	技嘉	脚位编号	脚位电压	时序	供电来源及功能说明
VCC3	+3V_SPD	VDDSPD	不同的内存槽，脚位数量还不一样，236脚位都是给SPD供电的VCC3。	3.3V	①	直通ATX电源的VCC3，触发即得到供电。内存SPD是Serial Presence Detect（串行在场检测）的缩写，它是一个可擦写的EEPROM（电可擦写可编程只读存储器）芯片，位于内存模组上，用于记录内存的许多重要信息，如内存的芯片及模组厂商、工作频率、工作电压、速度、容量、电压与行、列地址带宽等参数。这些信息一般在出厂前由内存模组制造商根据内存芯片的实际性能写入到EEPROM芯片中。SPD芯片的作用是在计算机启动时，主板BIOS会读取SPD中的信息，CPU会根据这些参数信息自动配置相应的内存工作时序与控制寄存器，从而充分发挥内存条的性能。如果主板从内存条中不能检测到SPD信息，它只能提供一个较为保守的配置。SPD芯片通常是一个8针的SOIC封装（3mm*4mm）256字节的EEPROM芯片，其容量为256字节（2Kbit）。
登录/注册后看高清大图 image.png (150.24 KB, 下载次数: 13) 下载附件保存到相册 2024-5-25 23:33 上传
VCC_DDR	+1.5VDUAL	VDD	51、54、57、60、62、65、66、69、72、75、78、170、173、176、179、182、183、186、189、191、194、197	1.5V	②	由内存PWM电路输出给各内存槽这些引脚，PWM电路将VCC5或ATX_5VSB转换为波形稳定的1.5V。这些引脚也向CPU的一些与内存有关的名称为VDDQ的针脚供。
SMBDATA_DDR	SMBDATA_DDR	SDA	238	3.3V	③	系统管理总线数据收发引脚，ATX电源的VCC3经南桥侧一小电阻，同时供南桥SMBDATA点和此内存引脚。
SMBCLK_DDR	SMBCLK_DDR	SCL	118	3.3V	③	系统管理总线时钟信号引脚，ATX电源的VCC3经南桥侧一小电阻，同时供南桥SMBDATA点和此内存引脚。注意：跟238脚的供电线路并非一条。
VTT_DDR	VTT_DDR	VTT	120、240	0.75V	④	内存总线终端电压，用于稳定总线上的信号，由内存供电VCC_DDR经一线性稳压器调整得到。
VREF_DQ	H_D3B_VREFDQ	VREFDQ	1	0.75V	④	地址线和数据存取线供电，在所有时刻(包括自刷新)都必须保持规定的电压。分别通过一个电阻与CPU座中的两个针相连；其供电来自于内存供电VCC_DDR经两个等值电阻分压得到。CA可能是Column Address的简写。
VREF_CA	H_D3B_VREFCA	VREFCA	67	0.75V	④
GND	GND	VSS	上面所列的以外的脚位。	0V
DRAMPWROK信号：桥发给CPU的PG，通知CPU—内存模块供电正常,可以与内存做通讯了，但是能否通讯成功，单单供电正常还不行，还需要BIOS读取内存运行参数是否能成功；读取运行参数成功，也并不说明内存能够稳定运行。这个不属于内存供电。6、7系主板，DRAMPWROK这个信号是PCH发给CPU的；而8系主板，是当CPU从内存槽获得VCC_DDR供电后，通知PCH“内存供电好（DRAMPWROK）”的。
DDR3_DRAMRST#	H_D3_RESET#	RESET*	168	1.5V	⑤	BIOS读取内存条的SPD信息后，内存进行复位动作。复位就是忘掉过去，开始新的工作。如果内存有问题，但是供电正常，会反复重启以尝试复位。B75主板在内存复位后，才会出核显供电。内存复位信号，有的板子由CPU通过一个电阻传送给168脚（比如华硕和华擎B85的板子），有的板子则与CPU一引脚直接相连（比如V星B75和B85的板子，板子上看着电阻位没有置件，实则电阻位的两个脚已被短接）。其电压的来源可能是CPU引脚，但是此引脚有电压并不意味着内存复位就成功了。
ODT0	ODT0	ODT0	195	1.25V～1.3V （也有0.65V能够点亮机器的）内存被CPU复位后，这些脚位才会有电压。这些脚位，如果某一个没有电压，应该首先怀疑CPU座针脚与CPU接触不好，其次怀疑CPU座这个针脚与内存槽引脚断线。	⑥	On-Die Termination内存颗粒终结余波吸收电阻，每个插槽有两个引脚（77、195），用于控制DDR3 SDRAM内部的终端电阻的连接或者断开。使用ODT的目的是让DQS等信号在终结电阻处消耗完，防止这些信号在电路上形成反射，进而增强信号稳定性。与CPU座针脚直连。
ODT1	ODT1	ODT1	77
CKE0	CKE0	CKE0	50			差分时钟使能引脚，差分时钟可能在内存颗粒中。CPU有两个引脚与它们直连。
CKE1	CKE1	CKE1	169			差分时钟使能引脚，差分时钟可能在内存颗粒中。CPU有两个引脚与它们直连。
CLK_L1 CLK_L0	CLKN1 CLKN0	CK1/NU* CK0*	64 185			差分时钟输入脚，分别跟CPU的某个针脚单独直连，其电压也来自于CPU这些个脚。CLK_L表示时钟波纹的下降沿、CLK_H表示时钟波纹的上升沿；所有控制和地址输入信号在CK上升沿和CK#的下降沿交叉处被采样。与CPU座针脚直连。
CLK_H1 CLK_H0	CLKP1 CLKP0	CK1/NU CK0	63 184
DQS_L DQS_H	DQSN DQSP	DQSA -DQSA	6、7、15、16、24、25、33、34、93、94、102、103、111、112			DQS针脚（DQS，Data Query strobe数据读取脉冲）。8对数据读写脉冲控制线：DQS_H0、DQS_L0、DQS_H1、DQS_L1、DQS_H2、DQS_L2、DQS_H3、DQS_L3、DQS_L4、DQS_H4、DQS_L5、DQS_H6、DQS_L7、DQS_H7。与CPU座针脚直连。
BANK	H_D3B_BA （D3_BA）	BA	52、71、190			BANK引脚：内存阵列定位信息读取引脚。信息在内存存储的基本单位是bit，CPU读取内存中信息的基本单位是Cell，一条内存中有数量众多的Cell，多个Cell又被编组为一个Bank。CPU读取内存的方式：先定位到某个Bank，再定位到每个Cell，这样效率大大提高。每个内存槽有3个此引脚【BANK0（71脚）、BANK1（190脚）、BANK2（52脚）】，内存槽1和2的此3个脚对应相连，内存槽3和4的此3个脚对应相连。与CPU座针脚直连。
CS_L	CS#	S（-CSA）	76、193			CS_L（或名为CS#）。CS是Code Segment的缩写，内存的代码段寄存器入口信息读取引脚，即片选信号引脚，与CPU内存代码段寄存器相连。并无CS_H。CPU有两个引脚与它们直连。	CAS＃、CS#、WE#，这3个信号定义一条读写内存Cell的命令。CPU有两个引脚与它们直连。
CAS_L	CAS#	CAS*	74			CAS_L，Column Address Strobe，又名CAS#，列地址选通脉冲引脚。此引脚内存槽1和2相连、内存槽3和4相连。并无CAS_H。
WE_L	WE#	WE*	73			WE_L，又名WE#，向内存写入信息的信号，又名WE#。并无WE_H
ADD	MA	A	55、56、58、59、61、70、171、172、174、175、177、178、180、181、188、196			地址线（ADD引脚），CPU定位数据地址的引脚，每条内存共有16个，每个此种脚位内存槽1和2相连、内存槽3和4相连。与CPU座针脚直连。
DATA	DQ	MDA	3、4、9、10、12、13、18、19、21、22、27、28、30、31、36、37、81、82、87、88、90、91、96、97、99、100、105、106、108、109、114、115、122、123、128、129、131、132、137、138、140、141、146、147、149、150、155、156、200、201、206、207、209、210、215、216、218、219、224、225、227、228、233、234			数据线引脚，与CPU传送数据的引脚，每条内存有64个。每个此种脚位内存槽1和2相连、内存槽3和4相连。与CPU座针脚直连。