迅维网

标题: 帮忙分析电路图 [打印本页]

作者: 三百六十行 时间: 2022-3-14 11:00
标题: 帮忙分析电路图
看电路图时，本人有几个问题请教，望解答
1 图一图二为产生开启内存供电信号的电路，图一中，开机触发后，SLP_S5英为高电平，Q75导通，拉低Q78 G极为低电平，Q78不导通。那Q78 D极又是如何发出DDR15V_EN信号的呢？（我个人觉得不论Q78导通与否，都没有能力发出高电压信号，因为它的S极是接地的，它没有电压输入）
图二也是一样，觉得也发不出高电平的DDR15V_EN 信号（实际电路中，却测得该信号电压值为1.27，此信号没有别的出处，直接去了RT8120电源管理芯片7脚）
2 图三为放大器控制2.5伏电压输出的电路，疑问：电阻R324应该会把MN22的G极电压上拉为高电平吧，这样不管运放7脚输出高电平还是低电平，MN22的G极不一直是高电平吗？MN22不就一直导通吗？

: 登录/注册后看高清大图

: 登录/注册后看高清大图

作者: 维修空间6 时间: 2022-3-14 12:05
这里是控制，电压又不是从这里解出来的

作者: 麦毅诚 时间: 2022-3-14 13:46
你可以认为上拉是芯片内部提供，只要EN叫不被拉到GND就是开启状态！
脑袋想问题不要太死板！

作者: 麦毅诚 时间: 2022-3-14 13:52
图3作用已经是比较器状态，只要6脚负端输入没有达到5脚正端的输入电压就保持7脚高阻抗+输出，其实这个输出就是上拉电压，只要6脚到达后，7脚就低阻抗拉到GND使MOS截止，这个开关过程是很快并且是连续的。

作者: 三百六十行 时间: 2022-3-14 14:23

麦毅诚发表于 2022-3-14 13:52
图3作用已经是比较器状态，只要6脚负端输入没有达到5脚正端的输入电压就保持7脚高阻抗+输出，其实这个输出 ...

明白了，感谢。

作者: 三百六十行 时间: 2022-3-14 14:29

维修空间6 发表于 2022-3-14 12:05
这里是控制，电压又不是从这里解出来的

我想请教的就是控制原理，具体的控制原理是怎样的？

作者: 22菌 时间: 2022-3-14 16:19
EN产生的几种方式，第一：上拉电阻产生外部控制。第二：芯片内部产生外部控制，你这属于第一种

作者: 三百六十行 时间: 2022-3-14 16:48

22菌发表于 2022-3-14 16:19
EN产生的几种方式，第一：上拉电阻产生外部控制。第二：芯片内部产生外部控制，你这属于第一种

在我发的这个图一中，没有上拉电阻，不能产生EN 信号吧。然后这个信号有个唯一的去处，如下图,到底这个信号怎么产生的呢？

: 登录/注册后看高清大图

作者: aideheqq 时间: 2022-3-15 06:36
一定有地方上拉，看一楼解释

作者: 三百六十行 时间: 2022-3-15 07:42

维修空间6 发表于 2022-3-14 12:05
这里是控制，电压又不是从这里解出来的

CTRL+C CTRL+V
CTRL+C CTRL+V
CTRL+C CTRL+V
.......

作者: 三百六十行 时间: 2022-3-15 07:45

aideheqq 发表于 2022-3-15 06:36
一定有地方上拉，看一楼解释

这个信号的唯一去处就是下图怎么上拉的呢？

: 登录/注册后看高清大图

作者: jiejiequyi 时间: 2022-3-15 08:41
SLP5置高后，Q75拉低，Q78截止，DDR15ven是由其他路电压上拉，技嘉主板一直是这个设计，参考技嘉rsmrst电路，一样的原理。图二SLP3来临导通q72，q71的s直接和地导通，接着pson为低q71截止，内存1.5就开启。图三是经典运放＋mos，大概的情况就是要保持正和负一直输出同样的稳定的电压，具体流程我忘了。

作者: 三百六十行 时间: 2022-3-15 09:55
本帖最后由三百六十行于 2022-3-15 10:01 编辑

jiejiequyi 发表于 2022-3-15 08:41
SLP5置高后，Q75拉低，Q78截止，DDR15ven是由其他路电压上拉，技嘉主板一直是这个设计，参考技嘉rsmrst电路 ...

电路中和DDR15V_EN信号连起来的只有下图中紫线这处电压，但是它与DDR15V_EN信号信号是通过电容隔离的，不能提供上拉电压吧。前面一个大师说是MU1芯片内部产生的上拉电压，而DDR15V_EN信号的外围电路只要保证DDR15V_EN信号不被拉到GND就行了，我觉得这可能才是正确解释。

: 登录/注册后看高清大图

作者: 三百六十行 时间: 2022-3-15 10:02

麦毅诚发表于 2022-3-14 13:46
你可以认为上拉是芯片内部提供，只要EN叫不被拉到GND就是开启状态！
脑袋想问题不要太死板！

大师的解释说到问题所在了

作者: -我心飞翔 时间: 2022-3-15 10:45
图三运放引用了负反馈，工作在线性区，输入端“虚短，虚断”运放不是比较器，可以有多种应用，7脚电压是运放根据输出状态可调的，不是非高及低的两种状态而已

作者: jiejiequyi 时间: 2022-3-15 12:37
是的，有的芯片确实是由内部上拉，这个就需要看数据手册了

作者: woaiweixiu0988 时间: 2022-3-15 17:00
看了各位的分析受益匪浅！！

作者: cjrlynh 时间: 2022-3-15 21:40
不是学电路的┐(-｀)┌。不过我看图一图二应该是芯片内部上拉（如果是单片机io口可以在软件层面配置成输入/输出，细调可以配置上拉下拉。）

图三那看起来像个上拉电阻的感觉……那个u12b输出低电平（当作接地）那不就可以下拉了吗

作者: 三百六十行 时间: 2022-3-15 22:36

cjrlynh 发表于 2022-3-15 21:40
不是学电路的┐(-｀)┌。不过我看图一图二应该是芯片内部上拉（如果是单片机io口可以在软件层面配置成输入/ ...

对对对感谢

作者: 小李001 时间: 2022-3-15 22:38
路过学习一下

作者: 2428694280 时间: 2022-3-15 23:09
学习了。。。

作者: 老吴来了 时间: 2022-3-16 08:01
看不懂一图纸就眼花头疼

作者: 番薯芋头西米露 时间: 2022-3-16 08:06
图一看着像映泰的amd板，前段时间搞过一块a55ml2，就是类似q78这个D极换了几个新的和拆机的2n7002都没有电压，后来干脆摘了它连接的芯片第7脚电压就出来了

作者: 22菌 时间: 2022-3-16 09:37

三百六十行发表于 2022-03-14 16:48
在我发的这个图一中，没有上拉电阻，不能产生EN 信号吧。然后这个信号有个唯一的去处，如下图,到底这个信号怎么产生的呢？

所以不是说有两种产生方式了么？第一种外部电阻上拉产生，第二种芯片内部产生啊？

作者: 22菌 时间: 2022-3-16 09:39
你要理解内部产生的意思，内部产生就是芯片内部自己产生的，就像待机芯片产生的线性待机电压一样，内部会有相关的电压产生电路

作者: 三百六十行 时间: 2022-3-16 10:08

番薯芋头西米露发表于 2022-3-16 08:06
图一看着像映泰的amd板，前段时间搞过一块a55ml2，就是类似q78这个D极换了几个新的和拆机的2n7002都没有电 ...

嗯这部分电路都差不多

作者: 百花村软件园 时间: 2022-3-16 14:49
看了各位的分析受益匪浅！！

欢迎光临迅维网 (https://www.chinafix.com/)