迅维网

标题: 关于内存FB引脚里面的控制电路 [打印本页]

作者: B3M0KY6 时间: 2021-12-13 23:08
标题: 关于内存FB引脚里面的控制电路

这个电路是干嘛的另一段是由EC控制的

作者: B3M0KY6 时间: 2021-12-13 23:10
这个电路出现问题是不是会在开机屏幕显示出电压过高或过低的信息吗？

作者: 怀化龙潭金手指 时间: 2021-12-14 08:12
我想内存过压，直接不过内存。因为内存控制器在U里，出于保护，设计人员不会让危险带进CPU

作者: gs-tony 时间: 2021-12-14 10:10
这个是不是会在开机屏幕显示出电压过高或过低的信息呢

作者: wang245582 时间: 2021-12-15 09:39
ec参与内存电压的控制

作者: jesco 时间: 2021-12-17 20:53
本帖最后由 jesco 于 2021-12-17 21:01 编辑

控制FB反馈电压的大小。比如第一档：当DDR_OV1与DDR_OV2为低电平，DDR3_FB不受R54和R58两个电阻的分压，此时内存供电为1.35v。默认是R54分压，R58不参考分压，此时内存电压是1.5v。第二档：DDR_OV1为低，此时R54不接地，DDR_OV2为高电平，R58下拉接地进行分压。第三档就是R54与R58同时下拉且并联分压。就是控制下拉电阻的大小，芯片要保持收到的反馈电压一样，就要输出更大的内存电压。
第一档；下拉电阻是0欧  1.35v
默认；下拉电阻是R54 7.87k  1.5v
第二档；下拉电阻是 R58 4.02k  1.65v
第三档；下拉电阻是 R54XR58/ (R54+R58) = 2.65395k  1.8v

作者: 22菌 时间: 2021-12-17 23:48
软件控制超频电压会用到这个信号

作者: dongbao123456 时间: 2021-12-18 08:11

jesco 发表于 2021-12-17 20:53
本帖最后由 jesco 于 2021-12-17 21:01 编辑

控制FB反馈电压的大小。比如第一档：当DDR_OV1与DDR_OV2为低电平，DDR3_FB不受R54和R58两个电阻的分压，此时内存供电为1.35v。默认是R54分压，R58不参考分压，此时内存电压是1.5v。第二档：DDR_OV1为低，此时R54不接地，DDR_OV2为高电平，R58下拉接地进行分压。第三档就是R54与R58同时下拉且并联分压。就是控制下拉电阻的大小，芯片要保持收到的反馈电压一样，就要输出更大的内存电压。
第一档；下拉电阻是0欧  1.35v
默认；下拉电阻是R54 7.87k  1.5v
第二档；下拉电阻是 R58 4.02k  1.65v
第三档；下拉电阻是 R54XR58/ (R54+R58) = 2.65395k  1.8v

你好第一档1.35V是怎么得来的

作者: 安和1 时间: 2021-12-18 08:33
设计就是这么设计的。

作者: qinhecat 时间: 2021-12-18 08:54
这个是用来控制内存供电控制器的输出电压高低。因为D3内存条有1.35V的DDR3L和1.5V的DDR3标压条，根据SPD读到的数据来切换相应的内存工作电压。后面还有2个比较高的1.65V和1.8V，可能是以前为DDR2内存设计的没有去掉，也可能是为了内存超频设计。

作者: chuchuda05 时间: 2021-12-21 19:04

qinhecat 发表于 2021-12-18 08:54
这个是用来控制内存供电控制器的输出电压高低。因为D3内存条有1.35V的DDR3L和1.5V的DDR3标压条，根据SPD读 ...

说的对！学习了

欢迎光临迅维网 (https://www.chinafix.com/)