迅维网
标题: Intel 6X/7X系列芯片组(2代3代CPU)标准时序解释 [打印本页]
作者: 飞雪科技-熊飞杨 时间: 2020-3-14 21:25
标题: Intel 6X/7X系列芯片组(2代3代CPU)标准时序解释
Intel 6X/7X系列芯片组(2代3代CPU)标准时序解释
桥11大待机条件:VCCRTC RTCRST# SRTCRST# RTCX1 DSWVRMEN INTVRMEN VCCDSW3_3 VCCSUS3_3 DPWROK RSMRST# BATLOW#
EC待机5大条件:供电 时钟 复位 程序 适配器检测 开关和LID#
VCCRTC 从CMOS电池或内置主电池送给桥的3V供电,给桥的RTC电路供电,以保存COMS参数和时间运行,此电压不能低于2V。
RTCRST# /SRTCRST# 主板送给桥的2个3V高电平,RTCRST# 是RTC电路的复位信号,SRTCRST# 是ME模块的复位信号。
32.768kHz 桥旁边的32.768kHz晶振,桥给晶振供电,晶振提供频率给桥。
DSWVRMEN 用于开启桥内部的产生1.05V深度睡眠待机电压的稳压器,高电平开启,低电平关闭。
INTVRMEN 用于开启桥内部的产生1.05V浅睡眠待机电压的稳压器,高电平开启内部稳压器,低电平开启外部稳压器。
VCCDSW3_3 桥的深度睡眠待机电压(deep sleep well)3.3V ,不支持深度睡眠时,此电压与VCCSUS3_3连一起。
DPWROK 桥的深度睡眠待机电压好,3.3V 除苹果和ThinkPad新款机型以外,基本都不支持深度睡眠,此信号与RSMRST#连一起
SLP_SUS# 桥发出的深度睡眠状态指示信号,可用于控制主待机电压(如VCCSUS3_3)的开启和关闭。不支持深度睡眠时,SLP_SUS#悬空。
V5REF_SUS / VCCSUS3_3 桥的主待机供电 5V 3.3V 。
RSMRST# 桥的主待机电压好 3.3V,也是PCH内部ACPI控制器的复位,ACPI控制器从VCCSUS3_3正常后开始复位,复位时间不能低于10ms
SUSCLK 桥发出的32.768kHz时钟,通常给EC用于同步EC内部时钟,从RSMRST#完成复位97ms后开始动作,但不一定被主板采用。
PWRBTN# 桥收到的下降沿触发信号,3.3V-0-3.3V
SLP_S5# 桥收到PWRBTN#后 置高SLP_S5# 成3.3V 表示退出关机状态。
SLP_S4# 桥置高SLP_S4# 成3.3V,表示退出睡眠状态,用于开启内存供电。
SLP_S3# 桥置高SLP_S3# 成3.3V,表示退出休眠状态,进入S0开机状态 用于开启桥/总线等供电。
SLP_A# 桥发出的主动睡眠电路(active sleep well简称ASW)电源开启信号,用于开启ME模块供电,如果主板支持AMT并开启AMT功能,此信号会在触发前就产生;关闭AMT功能时,此信号时序与SLP_S3#一致,如果主板不支持AMT SLP_A#悬空不采用。
SLP_LAN# 网卡供电的控制信号,除ThinkPad外,基本都不采用此信号,可以忽略
VccASW 主动睡眠电路供电(ME模块供电)受控于SLP_A#, SLP_A#悬空时(不支持AMT)VccASW直接采用S0状态供电,如1.05V桥供电或总线供电。
VDIMM 内存供电,一般受控于SLP_S4#。
VCC 指 桥供电(VCC3_3 V5REF) 二级电压3.3V/5V 、CPU的内存模块供电(VDDQ)1.5V、总线供电(VCCIO)1.05V、内存VTT电压(0.675V)锁相环供电(VCCPLL)1.8V、系统管家供电(VCCSA)0.85V等。
PWROK 桥收到的3.3V高电平,表示S0状态电压都OK
APWROK 桥收到的主动睡眠电路电源好,支持AMT时,APWROK由AMT电压控制;不支持AMT时,APWROK与PWROK连一起
DRAMPWROK 桥发给CPU的内存模块电源好,桥开漏输出,由外部上拉成1.5V,然后桥读取BIOS中的ME固件(绑定值、网卡驱动、ME固件、时钟初始化)
25MHz Crystal Osc 6系列芯片组无时钟芯片,桥增加25M晶振,给桥内部的时钟模块提供基准频率
PCH output clocks 桥输出各组时钟
PROCPWRGD 桥发给CPU的PG 表示CPU的非核心电压OK 1.05V。
CPU SVID 当CPU收到PROCPWRGD 后,CPU发出SVID给CPU供电芯片。
CPU_SVID是由CPU发给CPU供电芯片的一组信号,由DATA和CLK组成的标准串行总线和一个起提示作用的ALERT#信号所组成。用于控制CPU核心电压和集显供电。
VCCCORE_CPU CPU供电芯片输出CPU的核心供电,1.05V左右
SYS_PWROK 由CPU的供电芯片发给桥的3.3V高电平,表示CPU核心供电OK
PLTRST# 桥发出的平台复位3.3V,给各芯片、插槽,同时经过转换(一般是串联分压1.1V)作为CPU复位
作者: 飞雪科技-熊飞杨 时间: 2020-3-15 09:42
附上高清PDF版本
-
-
6 7系列芯片组时序.pdf
644.68 KB, 下载次数: 132, 下载积分: 下载分 -2 分, 下载 1 次
-
-
6X 7X系列芯片组标准时序解释.pdf
2.31 MB, 下载次数: 149, 下载积分: 下载分 -2 分, 下载 1 次
作者: liupinganxinkej 时间: 2020-5-18 14:58
谢谢分享标准时序
作者: fxj780123 时间: 2020-6-4 08:40
谢谢分享6666666
欢迎光临 迅维网 (https://www.chinafix.com/) |
Powered by Discuz! X3.4 |