迅维网

标题: 笔记本常用的信号 [打印本页]

作者: 孤单的我、 时间: 2018-4-27 22:42
标题: 笔记本常用的信号

1. A[31:3]# I/O Address（地址总线）

n 这组地址信号定义了CPU的最大内存寻址空间为4GB。在地址周期的第一个子周期中，这些Pin传输的是交易的地址，在地址周期的第二个子周期中，这些Pin传输的是这个交易的信息类型。

2. A20M# I Adress-20 Mask（地址位20屏蔽）

n 此信号由ICH（南桥）输出至CPU的信号。它是让CPU在RealMode（真实模式）时仿真8086只有1M Byte（1兆字节）地址空间，当超过1 Mbyte位空间时A20M＃为Low，A20被驱动为0而使地址自动折返到第一个1Mbyte地址空间上。

3. ADS# I/O Address Strobe（地址选通）

n 当这个信号被宣称时说明在地址信号上的数据是有效的。在一个新的交易中，所有Bus上的信号都在监控ADS#是否有效，一但ADS#有效，它们将会作一些相应的动作，如：奇偶检查、协义检查、地址译码等操作。

4. ADSTB[1:0]# I/O Address Strobes

n 这两个信号主要用于锁定A[31:3]#和REQ[4:0]#在它们的上升沿和下降沿。相应的ADSTB0#负责REQ[4:0]#和A[16:3]#，ADSTB1#负责A[31:17]#。

5. AP[1:0]# I/O Address Parity（地址奇偶校验）

n 这两个信号主要用对地址总线的数据进行奇偶校验。

6. BCLK[1:0] I Bus Clock（总线时钟）

这两个Clock主要用于供应在Host Bus上进行交易所需的Clock。n

7. BNR# I/O Block Next Request（下一块请求）或（锁定下一个请求）

n 这个信号主要用于宣称一个总线的延迟通过任一个总线代理，在这个期间，当前总线的拥有者不能做任何一个新的交易。

8. BPRI# I Bus Priority Request（总线优先权请求）

n 这个信号主要用于对系统总线使用权的仲裁，它必须被连接到系统总线的适当Pin 。当BPRI#有效时，所有其它的设备都要停止发出新的请求，除非这个请求正在被锁定。总线所有者要始终保持BPRI#为有效，直到所有的请求都完成才释放总线的控制权。

9. BSEL[1:0] I/O Bus Select（总线选择）

n 这两组信号主要用于选择CPU所需的频率，下表定义了所选的频率：

10. D[63:0]# I/O Data（数据总线）

n 这些信号线是数据总线主要负责传输数据。它们提供了CPU与NB（北桥）之间64 Bit的通道。只有当DRDY#为Low时，总在线的数据才为有效，否则视为无效数据。

11. DBI[3:0]# I/O Data Bus Inversion（数据总线倒置）

n 这些信号主要用于指示数据总线的极性，当数据总在线的数据反向时，这些信号应为Low。这四个信号每个各负责16个数据总线，见下表：

12. DBSY# I/O Data Bus Busy（数据总线忙）

n 当总线拥有者在使用总线时，会驱动DBSY#为Low表示总线在忙。当DBSY#为High时，数据总线被释放。

13. DP[3:0]# I/O Data Parity（数据奇偶校验）

n 这四个信号主要用于对数据总在线的数据进行奇偶校验。

14. DRDY# I/O Data Ready（数据准备）

n 当DRDY#为Low时，指示当前数据总在线的数据是有效的，若为High时，则总在线的数据为无效。

15. DSTBN[3:0]# I/O Data Strobe

Datastrobe used to latch in D[63:0]#n :

16. DSTBP[3:0]# I/O Data Strobe

Datastrobe used to latch inn D[63:0]# :

17. FERR# O Floating Point Error（浮点错误）

n 这个信号为一CPU输出至ICH（南桥）的信号。当CPU内部浮点运算器发生一个不可遮蔽的浮点运算错误时，FERR#被CPU驱动为Low。

18. GTLREF I GTL Reference（GTL参考电压）

这个信号用于设定GTLn Bus的参考电压，这个信号一般被设为Vcc电压的三分之二。

19. IGNNE# I Ignore Numeric Error（忽略数值错误）

n 这个信号为一ICH输出至CPU的信号。当CPU出现浮点运算错误时需要此信号响应CPU。IGNNE#为Low时，CPU会忽略任何已发生但尚未处理的不可遮蔽的浮点运算错误。但若IGNNE#为High时，又有错误存在时，若下一个浮点指令是FINIT、FCLEX、FSAVE等浮点指令中之一时，CPU会继续执行这个浮点指令但若指令不是上述指令时CPU会停止执行而等待外部中断来处理这个错误。

20. INIT# I Initialization（初始化）

n 这个信号为一由ICH输出至CPU的信号，与Reset功能上非常类似，但与Reset不同的是CPU内部L1Cache和浮点运算操作状态并没被无效化。但TLB（地址转换参考缓存器）与BTB（分歧地址缓存器）内数据则被无效化了。INIT＃另一点与Reset不同的是CPU必须等到在指令与指令之间的空档才会被确认，而使CPU进入启始状态。

21. INTR I Processor Interrupt（可遮蔽式中断）

n 这个信号为一由ICH输出对CPU提出中断要求的信号，外围设备需要处理数据时，对中断控制器提出中断要求，当CPU侦测到INTR为High时，CPU先完成正在执行的总线周期，然后才开始处理INTR中断要求。

22. PROCHOT# I/O Processor Hot（CPU过温指示）

n 当CPU的温度传感器侦测到CPU的温度超过它设定的最高度温度时，这个信号将会变Low，相应的CPU的温度控制电路就会动作。

23. PWRGOOD I Power Good（电源OK）

n 这个信号通常由ICH（南桥）发给CPU，来告诉CPU电源已OK，若这个信号没有供到CPU，CPU将不能动作。

24. REQ[4:0]# I/O Command Request（命令请求）

n 这些信号由CPU接到NB（北桥），当总线拥有者开始一个新的交易时，由它来定义交易的命令。

25. RESET# I Reset（重置信号）

n 当Reset为High时CPU内部被重置到一个已知的状态并且开始从地址0FFFFFFF0H读取重置后的第一个指令。CPU内部的TLB（地址转换参考缓存器）、BTB（分歧地址缓存器）以及SDC（区段地址转换高速缓存）当重置发生时内部数据全部都变成无效。

26. RS[2:0]# I Response Status（响应状态）

n 这些信号由响应方来驱动，具体含义请看下表：

27. STKOCC# O Socket Occupied（CPU插入）

n 这个信号一般由CPU拉到地，在主机板上的作用主要是来告诉主机板CPU是不是第一次插入。若是第一次插入它会让你进CMOS对CPU进行重新设定。

28. SMI＃ I System Management Interrupt（系统管理中断）

n 此信号为一由ICH输出至CPU的信号，当CPU侦测到SMI#为Low时，即进入SMM模式（系统管理模式）并到SMRAM（System Management RAM）中读取SMI＃处理程序，当CPU在SMM模式时NMI、INTR及SMI#中断信号都被遮蔽掉，必需等到CPU执行RSM（Resume）指令后SMI#、NMI及INTR中断信号才会被CPU认可。

29. STPCLK# I Stop Clock（停止时钟）

n 当CPU进入省电模式时，ICH（南桥）将发出这个信号给CPU，让它把它的Clock停止。

28. TRDY# I/O Target Ready（目标准备）

n 当TRDY#为Low时，表示目标已经准备好，可以接收数据。当为High时，Target没有准备好。

29. VID[4:0] O Voltage ID（电压识别）

n 这些讯号主要用于设定CPU的工作电压，在主机板中这些信号必须被提升到最高3V。

#1 30.DEFER# O Defer：延迟，按照GMCH芯片的延

迟要求进行定期延迟信号，另外此信号也为CPU重新尝试操作提提供了时间保障

31.DPSLP# I Deep sleep：深度待机，此信号由ICH芯片驱动，为CPU提供C3或C4状态的控制

32.HIT# I/O Hit：高速缓存保持不变的请求总线

33.HITM# I/O Hit Modofied：高速缓存保持变更的请求总线，并且承担提供总线的任务

34.Host Lock：主机锁信号，所有的CPU周期都受HLOK#信号和ADS#信号控制。当HLOCK#信号由CPU发出的时候，GMCH的内存接口将无法使用

35.RS[2:0] O Response Status：应答状态信号，所表示的应答信号为：

000空闲状态

001 再次尝试回答

011应答预约（不由GMCH驱动）

100硬件错误（不由GMCH驱动）

101无数据应答

110内部写回

111正常应答

36.SCS[3:0]# O Chip Select：片选信号，这些引脚可以选择特定的DDR SDRAM内存

37.SMA[12:0] O Multiplexed Memory Address：多路传输存储器地址，这些信号用来为DDR SDRAM内存提供多路传输的行、列地址

38.PLTRST#

总复位信号: PLTRST#是Intel® ICH9整个平台的总复位(如：I/O、 BIOS芯片、网卡、北桥等等)。在加电期间及当S/W信号. 通过复位控制寄存器（I/O 寄存器 CF9h）初始化一个硬复位序列时ICH9确定PLTRST#的状态。在PWROK和VRMPWRGD为高电平之后ICH9驱动PLTRST#最少1毫秒是无效的。当初始化通过复位控制寄存器 (I/O 寄存器 CF9h)时ICH9驱动PLTRST#至少1毫秒是有效的。注释: 只有VccSus3_3正常时PLTRST#这个信号才起作用

THRM# 热报警信号:激活THRM#为低电平信号使外部硬件去产生一个SMI#或者SCI信号

THRMTRIP#

热断路信号: 当THRMTRIP#信号为低电平型号时，从处理器发出热断路型号，ICH9马上转换为S5状态。ICH9将不等待来自处理器的准予停止的信号返回便进入S5

状态

SLP_S3# 休眠控制信号: SLP_S3# 是电源层控制。当进入S3（挂起到内存）、S4（挂起到硬盘）、S5（软关机）状态时这个信号关掉所有的非关键性系统电源

SLP_S4# 休眠控制信号:SLP_S4# 是电源层控制信号. 当进入S4（挂起到硬盘）、S5（软关机）状态时这个信号关掉所有的非关键性系统电源 ( 注释: 这个Pin脚以前常用于控制ICH9的DRAM电源循环功能.)( 注释:在一个系统中关于Intel的AMT的支持，这个信号常用于控制DRAM的电源)( 注释：在M1状态下（当主机处于S3、S4、S5状态及可操作子系统运行状态）这个信号被强制为高电平连同SLP_M#给DIMM提供充足的电源用于可操作子系统)

SLP_S5# 休眠控制信号:SLP_S5# 是一个电源层控制信号.当系统进入S5（软关机）状态时SLP_S5# 用于关闭系统所有的非关键性电源。

SLP_M# : 可操作睡眠状态控制信号:用于电源层控制Intel AMT子系统。如果不存在可操作引擎固件，SLP_M#将与SLP_S3#同步

S4_STATE# S4 状态指针信号:当机器在S4或者S5状态下该信号为低电平有效。当机器在S3状态时可操作性引擎强制SLP_S4#连同SLP_S4#处于高电平，这个信号能用于其它设备了解本机的当前状态。

PWROK 电源正常信号:所有电源分配总线稳定99ms以及PCICLK稳定1ms时，PWROK给南桥一个有效标志。.PWROK可以异步驱动。PWROK低电平的，南桥就会认为PLTRST#有效

( 注释: 1. 在正常的三个RTC时钟周期里南桥使电源完全复位并生成完整的PLTRST#信号输出，PWROK必须是最小值处于无效状态,PWROK必须无假信号，即使RSMRST#是低电平)。

CLPWROK; Y控制LINK电源正常信号:当CLPWROK有效时，表示从电源到控制LINK子系统（北桥、南桥等）是稳定的以及通知南桥使CL_RST#无效直到北桥收到这个信号(注释:RSMRST#无效之前CLPWROK不许有效以及在PWROK有效之后CLPWROK不许有效)

PWBTTN#电源按钮:电源按钮将引起SMI#或者SCI来指出系统的一个睡眠状态。如果系统已经是睡眠状态，那么这个信号将触发一个唤醒事件。如果PWRBTN#有效时间超过4s，不管系统在S0、S1、S3、S4状态，这时都会无条件转换到S5状态。这个信号的内部有一个上拉电阻及输入端有一个内设的16ms防反跳的设计。

RI#铃声提示: 这个信号是一个来自Modem的输入信号。它允许一个唤醒事件，在电源故障的时候进行保护。

SYS_RESET# ; 系统复位:防反跳之后这个信号强制一个内部的复位。如果SMBus空闲，南桥将马上复位，另外，在系统强迫一个复位之前，SYS_RESET#将等待25ms±2ms直到SMBus空闲

RSMRST# 恢复常态的复位信号:这个信号用于重置供电恢复逻辑,所有电源都有效至少10ms这个信号才会起作用,当解除有效后,这个信号是挂起的汇流排稳定的一个标志

LAN_RST# LAN 复位:当这个信号有效的时候，在LAN内部控制器进行复位，在LAN的ccLAN3_3 和 VccLAN1_05及VccCL3_3电源正常状态下该信号才会有效。当解除有效后,这个信号是LAN汇流排稳定的一个标志(注释: 1. 在RSMRST# 解除有效之前LAN_RST# 必须是有效的。2. 在PWROK有效之后，LAN_RST# 必须有效。

3. 在VccLAN3_3 和 VccLAN1_05及VccCL3_3电源都正常的情况下LAN_RST#必须有效1ms。4. 如果集成网卡不用LAN_RST#可以把它连接到Vss。)

PCI Express WAKE#

CI Express* 唤醒事件 :边带唤醒信号在PCI Express插槽上有部件并发出唤醒请求信号

MCH_SYNC# 北桥同步信号:这个输入信号与PWROK在内部是相与的，该信号连接到北桥的ICH_SYNC# 输出端

SUS_STAT# / LPCPD# 挂起状态信号:该信号有效表明系统马上要进入低功率状态。它能监控这些设备以及内存从正常模式进入挂起模式，也能用于隔离其它外围设备的输出并关闭它们的电源，该信号在LPC I/F上调用LPCPD#来实现的。

SUSCLK 挂起时钟信号:这个时钟是RTC时钟发生器通过其它芯片产生的时钟来输出的。

VRMPWRGD CPU电源正常信号:这个信号直接连接到CPU电源管理芯片，该信号正常表示VRM是稳定的。这个输入信号与PWROK在内部是相与的这个信号在挂起的时候是正常

CK_PWRGD 时钟脉冲发生器电源正常信号:当主电源有效时这个信号去时钟发生器，当SLP_S3#和VRMPWRGD两个信号都为高电平时这个信号也是高电平有效。

PMSYNC# / GPIO0 (仅用于笔记本电脑) 电源管理同步信号:当该信号有效，在退出C5或者C6时该信号由北桥使CPUSLP#这个脚无效。这个信号也可以用于GPIO。

CLKRUN# (仅用于笔记本电脑)/ GPIO32 (仅用于桌面电脑)

PCI时钟运行信号: 这个信号用于支持PCICLKRUN协议。当连接到外部设备时需要申请重启时钟或者预防时钟停止。

DPRSLPVR (仅用于笔记本电脑) / GPIO16:更深层睡眠-稳压信号:这个信号用于VRM在C4状态下将电压降到更低。当这个信号为高电平，稳压器输出更低的深睡眠电压。该信号为低电平时（默认值为低电平），稳压器输出正常的电压。（稳压器指VRM：Voltage Regulator Module）

DPRSTP# (仅用于笔记本电脑) / TP1 (仅用于桌面电脑) 深度停机信号:这是DPRSLPVR信号的一个复制，低电平有效

BATLOW# (仅用于笔记本电脑) / tp0 (仅用于桌面电脑) i 电池低信号: 这个输入信号来自于笔记本电脑的电池组，当电池电量不足以维持系统发出一个信号。该信号有效时它会阻止系统从s3、s4、s5唤醒，也能引起一个smi# 信号有效

STP_CPU# / gpio25 (仅用于桌面电脑) o 阻断cpu时钟信号:这个信号有效时会命令外部时钟发生器关掉cpu时钟，在笔记本电脑上用于支持c3状态。在sx（s0、s1、s3、s4、s5）状态下，当系统将intel amt或者asf开启时，为了支持moff/sx 到m1/sx的转换，这个引脚用来通知时钟控制器选择主时钟频率在桌面平台上这个信号能转换成为gpio信号，这时它就不支持intelamt或者asf 。

STP_PCI# /GPIO15 (仅用于桌面电脑) o 关闭pci时钟信号: 当stp_pci#信号是低电平时外部时钟脉冲发生器就会关闭pci时钟信号。它以前用在笔记本电脑上去支持 pci clkrun# 协议。

在sx（s0、s1、s3、s4、s5）状态下，当系统将intelamt或者asf开启时，为了支持moff/sx 到m1/sx的转换，这个引脚用来通知时钟控制器选择主时钟频率。

在桌面平台上这个信号能转换成为gpio信号，这时它就不支持intelamt或者asf。

SUS_STAT# / lpcpd# o 挂起状态信号:该信号有效表明系统马上要进入低功率状态。它能监控这些设备以及内存从正常模式进入挂起模式，也能用于隔离其它外围设备的输出并关闭它们的电源，该信号在lpc i/f上调用lpcpd#来实现的。

S4_STATE# / GPIO26

o s4 状态指针信号:当机器在s4或者s5状态下该信号为低电平有效。当机器在s3状态时可操作性引擎强制slp_s4#连同slp_s4#处于高电平，这个信号能用于其它设备了解本机的当前状态

DMI(Direct Media Interface)主控器信号描述

名称类型描述

DMI0TXP,DMI0TXN O DMI 0号微分传输对

DMI0RXP,DMI0RXN I DMI 0号微分接受对

DMI1TXP,DMI1TXN O DMI 1号微分传输对

DMI1RXP,DMI1RXN I DMI 1号微分接受对

DMI2TXP,DMI2TXN O DMI 2号微分传输对

DMI2RXP,DMI2RXN I DMI 2号微分接受对

DMI3TXP,DMI3TXN O DMI 3号微分传输对

DMI3RXP,DMI3RXN I DMI 3号微分接受对

DMI_ZCOMP I 阻抗补偿输入:确定DMI输入阻抗.

DMI_IRCOMP O 阻抗/电流补偿输出: 确定 DMI 输出阻抗及偏流

PCI Express BUS A信号描述

表 2-2. PCI Express* 信号

名称类型描述

PETp1, PETn1 O PCI Express 1号微分传输对

PERp1, PERn1 I PCI Express 1号微分接受对

PETp2, PETn2 O PCI Express 2号微分传输对

PERp2, PERn2 I PCI Express 2号微分接受对

PETp3, PETn3 O PCI Express 3号微分传输对

PERp3, PERn3 I PCI Express 3号微分接受对

PETp4, PETn4 O PCI Express 4号微分传输对

PERp4, PERn4 I PCI Express 4号微分接受对

PETp5, PETn5 O PCI Express 5号微分传输对

PERp5, PERn5 I PCI Express 5号微分接受对

PETp6/GLAN_TXp,PETn6/GLAN_TXn O PCI Express 6号微分传输对

这个微分对的功能就是网络接口传输对，当集成千兆网卡控制器时就开启它

PERp6/GLAN_RXp,PERn6/GLAN_RXn I PCI Express 6号微分接受对

这个微分对的功能就是网络接口接受对，当集成千兆网卡控制器时就开启它

SMIACT#(系统管理中断认可) 为一由CPU输出至ICH的讯号。SMIACT#是CPU响应SMI#的讯号，当CPU进入SMM模式时即会驱动SMIACT#为LOW，且会持续被驱动为LOW，一直等到CPU执行RSM指令而到正常模式时，才会被驱动为高电平(SMM操作模式其功能在于提供系统设计师利用SMM模设计如:系统省电管理(System Power Management)或系统安全装置(System Security)….等高阶系统操作管理的程序)。RCIN#(KeyboardController Reset Processor键盘控制重置CPU) : RCIN#讯号是由SuperI/O输出至ICH。键盘控制SuperI/O产生RCIN#讯号至ICH，经由ICH再输出INIT#讯号至CPU，进而达到重置CPU的目的。

IO CHRDX 定义通道检测准备好信号 (位置：IO槽A10)工作状态：高电平有效

引发故障：主机开机不稳定数码卡显示不开机，第一代码C1地址波形闪动一下停止

作者: lch0371 时间: 2018-4-27 23:23
资料贴，继续帮顶，楼主辛苦！

{:4_138:}

作者: jqbf199807 时间: 2018-4-28 06:15
楼主总结的不错，希望能分享你更多的资料

作者: ★牛气冲天★ 时间: 2018-4-28 08:54
这些信号都是以前的主板才有的。。。

作者: 天同专修 时间: 2018-4-28 08:58
兄弟，这个肯定是哪里抄来的，我记得迅维网上以前到处都是的

作者: 侯良辰 时间: 2018-4-28 09:05
资料贴，必须顶，楼主辛苦，如果能发一些近期主板的信号点就更好了！

作者: klw2004wj 时间: 2018-4-28 09:10
这些信号都是以前的主板才有的

作者: evkgqo2 时间: 2018-4-28 09:11
好全的信号解释，楼主有心了，—，—，—，—，—，——

作者: 划破夜空 时间: 2018-4-28 09:20
这是老机器的信号，新机器，和苹果的目前资料少

作者: u1534274 时间: 2024-1-14 17:58
记不住啊咋办啊

欢迎光临迅维网 (https://www.chinafix.com/)