时间飞逝,科技进步速度之快已经超乎普通人的想象,通讯世界更是日新月异。从2012年左右进入4G时代,人们切身体会到网络时代的快速与便捷,而现如今4.5G正运筹帷幄,再过3年5G全面商用,到那时人们的生活又将是天翻地覆的变化。这种变化对于消费者来说意味着更加轻松的生活、工作和娱乐,但对于厂商来说,则是机遇和挑战,对时钟器件更甚。 新器件替代多个时钟芯片和VCXO 近日,Silicon Labs(亦称“芯科科技”,NASDAQ:SLAB)针对4.5G和基于以太网的通用公共无线电接口(eCPRI)无线使用,推出了全新的系列高性能、多通道抖动衰减时钟产品——新型Si5381/82/86系列时钟产品。新型Si5381/82/86系列时钟产品利用Silicon Labs经过验证的DSPLL技术提供先进的时钟搞定方案,在单芯片中集成了4G/LTE和以太网时钟。 估计到2021年,全球将拥有4.6B互联网用户,27.1B网络设备和连接,而82%的总IP流量将会以视频形式传输。在这之前,服务提供商将通过部署小型蜂窝网络、超小型蜂窝网络、DAS、μ-BTS和回传设备来构建5G网络。通过增加室外网络覆盖和容量,改善室内信号接收,和现有的4G/LTE网络相辅相成。随着运营商慢慢转移到运用基于以太网的eCPRI前传网络来增加基带单元与远程无线电头之间的前传连接的容量,他们开始在网络边缘部署异构网络(HetNet)设备。而成本、功耗和尺寸限制成为HetNet设备硬件规划人员要面临的特殊挑战。 小型蜂窝网络和DAS设备是“一体化”基站,需要为4G/LTE收发器、基带处理和以太网/Wi-Fi连接提供参考时钟。Si5386时钟的低相噪DSPLL以紧凑的单芯片规划取代了分立时钟IC、VCXO和环路滤波器件。此外,Si5386时钟集成了五个MultiSynth小数时钟合成器,可以非常方便的提供以太网和基带参考时钟。这种现代化的单PLL+ MultiSynth架构规划,相对于依赖多个PLL和分立振荡器的搞定方案,提供了卓越的可靠性。 搞定10/25/100G严格要求的时钟规划搞定方案 Silicon Labs推出全新的高性能时钟发生器系列产品,特别针对10/25/100G使用提供业界最高集成度的时钟搞定方案。在诸多如超大型数据中心交换机、服务器、储存、网络等使用中,有很多如以太网交换机、网络处理器、服务器SoC和FPGA等,在单个IC中集成了数据路径处理、处理器功能和多个串行/解串器(SerDes)。因此,这些设备需要多样化的参考时钟组合。10/25/100G SerDes具有严格的抖动要求,通常需要具有<300fsrms最大抖动性能的时钟。处理器锁相环具有较低的抖动要求,但经常运用扩频时钟来最小化电磁干扰(EMI)。 Si5332时钟发生器专门用于简化时钟树规划,且不影响性能或功耗。新型系列产品集成了两个MultiSynth小数时钟合成器和五个独立的整数分频器,无需运用固定频率时钟和振荡器来产生时钟。Si5332时钟具有230fs rms抖动性能,提供优于竞争搞定方案2-5倍的低抖动性能,同时提供10/25/100G SerDes时钟要求。Si5332时钟集成了大量片上电源调节器,无需竞争搞定方案通常所需的片外昂贵的分立低压差(LDO)稳压器。基于MultiSynth架构的Si5332系列产品同样针对电源效率进行了优化,功耗比竞争对手低50-60%。 价格和供货 Si5381/82/86无线时钟现已提供样片,计划于12月份批量生产。而Si5332任意频率时钟产品现已量产,可提供样片。样片可以在两周内发货,批量产品可在四周内发货。在一万片订购数量下,Si5386单价为6.77美元起;6路输出的Si5332产品单价为4.25美元起;12路输出的Si5332产品单价为4.90美元起。此外,SiliconLabs提供相应的开发套件套件能够提供快速、方便的器件评估。 |